[发明专利]集成电路及形成集成电路的方法

摘要

本申请案涉及在双镶嵌过程中使用电介质槽来减小通孔电阻。集成电路(100)可包含使用通孔优先双镶嵌过程或沟槽优先双镶嵌过程形成的双镶嵌互连件(126)及(128)。所述通孔优先过程可为部分通孔优先过程或完全通孔优先过程。用于宽互连线(126)的沟槽掩模可具有邻近于所述宽互连线中的双镶嵌通孔(128)的电介质槽(118)，所述宽互连线为所述双镶嵌通孔的至少两倍宽。所述双镶嵌通孔(128)与所述电介质槽(118)横向分离开，间距不超过所述双镶嵌通孔的宽度的一半。

主权项

1.一种集成电路，其包括：下部电介质层；下部金属互连件，其安置于所述下部电介质层中；层间电介质层，其安置于所述下部电介质层及所述下部金属互连件上方；双镶嵌上部金属互连件，其安置于所述层间电介质层中在所述下部金属互连件上方，所述双镶嵌上部金属互连件包含双镶嵌衬里及双镶嵌填充金属；双镶嵌通孔，其安置于所述双镶嵌上部金属互连件与所述下部金属互连件之间，所述双镶嵌通孔包含所述双镶嵌衬里及所述双镶嵌填充金属，所述双镶嵌通孔与所述下部金属互连件电连接，所述双镶嵌通孔中的所述双镶嵌衬里延伸到所述下部金属互连件上，所述双镶嵌上部金属互连件的宽度为所述双镶嵌通孔的宽度的至少两倍；以及电介质槽，其安置于所述双镶嵌上部金属互连件中邻近于所述双镶嵌通孔，所述电介质槽与所述双镶嵌通孔之间的横向分离小于所述双镶嵌通孔的所述宽度的一半。