[发明专利]FPGA芯片中多输入查找表的布局方法

摘要

本发明涉及一种FPGA中多输入查找表的布局方法，包括:基于用户设计确定所述多输入查找表的输入信号位数m；将其中n位映射到2^(m‑n)个n输入查找表的信号输入端，将其余(m‑n)位输入信号，映射到由(2^(m‑n)‑1)个二选一选通器构成的选通模块的选通信号输入端上，用以选通模块根据(m‑n)位输入信号选通输出2^(m‑n)个n输入查找表中的一个信号输出端的输出信号；将2^(m‑n)个n输入查找表、选通模块和相连接的寄存器封装为一个宏单元；基于宏单元进行全局布局，确定每一个宏单元的布局区域；再进行局部布局，确定宏单元内2^(m‑n)个n输入查找表、(2^(m‑n)‑1)个二选一选通器和寄存器的布局位置。

主权项

1.一种FPGA芯片中多输入查找表的布局方法，其特征在于，所述FPGA芯片包括多个逻辑单元，每个逻辑单元包括多个n输入查找表；所述方法包括:基于用户设计确定所述多输入查找表的输入信号位数m；其中m,n均为自然数,且m>n；将m位输入信号中的n位，分别映射到2(m‑n)个所述n输入查找表的信号输入端，将m位输入信号中的其余(m‑n)位输入信号，映射到由(2(m‑n)‑1)个二选一选通器构成的选通模块的选通信号输入端上，用以选通模块根据所述(m‑n)位输入信号选通输出所述2(m‑n)个n输入查找表中的一个信号输出端的输出信号；将所述2(m‑n)个n输入查找表、所述选通模块和与所述选通模块相连接的寄存器封装为一个宏单元；基于所述宏单元进行全局布局，确定每一个宏单元的布局区域，其中，所述确定每一个宏单元的布局区域的方法包括：在所述布局区域的一个逻辑单元中确定所述(2(m‑n)‑1)个二选一选通器的一个可用布局位置，根据可用布局位置，检查与(2(m‑n)‑1)个二选一选通器相连接的n输入查找表和寄存器的位置是否被其他逻辑占用，如果没有被其他逻辑占用，则基于所述可用布局位置，对2(m‑n)个n输入查找表和所述寄存器进行布局；如果被其他逻辑占用，则在所述布局区域的一个逻辑单元中确定所述(2(m‑n)‑1)个二选一选通器的下一个可用布局位置，或者在所述布局区域的下一个逻辑单元中确定所述(2(m‑n)‑1)个二选一选通器的一个可用布局位置；在所述布局区域内进行局部布局，确定所述宏单元内的2(m‑n)个n输入查找表、(2(m‑n)‑1)个二选一选通器和所述寄存器的布局位置。