[发明专利]一种基于硬件系统的交织器/解交织器装置

摘要

本发明公开了一种基于硬件系统的交织器/解交织器装置，交织深度为L＝2^N，N为正整数，包括计数器、数据存储器、地址选择模块，交织地址由所述地址选择模块里的地址计算器产生，所述装置的地址计算器有N个输入端口和N个输出端口，所述N个输入端口和N个输出端口之间仅通过导线、或通过导线和基本逻辑门相连接。本发明解决了现有的交织/解交织方法不适于在硬件系统上实现，要么占用大量的存储空间要么消耗大量的逻辑资源的问题。本发明对存储器地址线进行打乱和进行逻辑运算作为核心思想，以较为少量的存储空间、逻辑资源以及时钟周期实现数据交织的功能，适合于推广使用。

主权项

一种基于硬件系统的交织器/解交织器装置，交织深度为L＝2^N，N为正整数，包括：用于实现由0至L‑1逐一递增计数的计数器，有N个输出端口；用于实现交织数据存储的数据存储器，有N个地址输入端口；用于实现地址计算的地址选择模块，交织地址由所述地址选择模块里的地址计算器产生，所述地址选择模块有N个输入端口按顺序连接至所述计数器的N个输出端口、有N个输出端口按顺序连接至所述数据存储器的N个地址输入端口，以及一个读写控制端口，所述地址选择模块的N个输入端口和地址选择模块的N个输出端口之间有写数据模式连接方式和读数据模式连接方式并受所述读写控制端口控制；当所述地址选择模块在所述装置作为交织器处于读数据模式或作为解交织器处于写数据模式时，所述地址计算器处在工作状态；其特征在于：所述装置的地址计算器具有N个输入端口和N个输出端口，所述地址计算器的N个输入端口和所述地址计算器的N个输出端口之间仅通过导线、或通过导线和基本逻辑门相连接；当地址计算器处于工作状态时，所述地址计算器的N个输入端口直接连接到所述地址选择模块的N个输入端口，所述地址计算器的N个输出端口直接连接到所述地址选择模块的N个输出端口。