[发明专利]具有栅极堆叠件的半导体器件的结构和形成方法有效
| 申请号： | 201410811892.3 | 申请日： | 2014-12-23 |
| 公开（公告）号： | CN105789299B | 公开（公告）日： | 2020-05-08 |
| 发明（设计）人： | 张哲诚;施胜棨;陈臆仁 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L21/28 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了具有栅极堆叠件的半导体器件的结构和形成方法。本发明提供了半导体器件的结构和形成方法。半导体器件包括半导体衬底和位于该半导体衬底上方的第一栅电极。半导体器件还包括介于第一栅电极和半导体衬底之间的第一栅极介电层。半导体器件还包括位于半导体衬底上方的第二栅电极。第二栅电极具有上部和介于上部与半导体衬底之间的下部，并且上部宽于下部。此外，半导体器件包括介于第二栅电极和半导体衬底之间的第二栅极介电层。 | ||
| 搜索关键词： | 具有 栅极 堆叠 半导体器件 结构 形成 方法 | ||
【主权项】：
一种半导体器件，包括：半导体衬底；第一栅电极，位于所述半导体衬底上方；第一栅极介电层，介于所述第一栅电极和所述半导体衬底之间；第二栅电极，位于所述半导体衬底上方，其中，所述第二栅电极具有上部和介于所述上部与所述半导体衬底之间的下部，并且所述上部宽于所述下部；以及第二栅极介电层，介于所述第二栅电极和所述半导体衬底之间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410811892.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
