[实用新型]SRAM读取时间自测试电路

摘要

本实用新型涉及一种SRAM读取时间自测试电路，包括待测SRAM、一个二路选择器、一个延时扫描电路、一个锁存器、一个比较器、一个计数器、第一反相器和第二反相器。通过增加一个延时扫描电路、一个比较器和一个计数器，可以实现对延时时间的自动扫描从而可以快速的找到合适的延时，并通过测量环形振荡器的输出振荡周期得到SRAM的读取时间值。本实用新型避免了测试时频繁的人工操作介入，测试效率高，并且由于采用固定延时单元和具有多个可选延时的单元的组合方式，在保证较大的测量范围的前提下，节省了版图面积。

主权项

一种SRAM读取时间自测试电路，其特征在于，包括待测SRAM、一个二路选择器MUX、一个延时扫描电路DEL_TRIM、一个锁存器DFF、一个比较器COMPARATOR、一个计数器COUNTER、第一反相器（I2）和第二反相器（I3）；所述待测SRAM连接至输入地址信号线A、输入写使能信号线WEN、输入片选使能信号线CEN、输入时钟信号线CLK、输入数据线D和输出数据线Q；所述二路选择器MUX用于测试电路模式的切换，其使能端连接至测试模式选择信号线OSC_EN，其输入端A连接至第一反相器的输出端，其输入端B连接至输入时钟信号线CLK，其输出端连接至延时扫描电路DEL_TRIM的输入端I；所述延时扫描电路DEL_TRIM的控制端C连接至计数器COUNTER的计数输出端，其输出端Z连接至第一反相器的输入端，其输入端至输出端之间的延时由连接至控制端的信号决定；所述第一反相器的输出端连接至MUX的输入端A和第二反相器的输入端；所述第二反相器的输出端连接至锁存器DFF的时钟端。