[实用新型]集成电路存储器

摘要

本实用新型涉及一种集成电路存储器，包括至少一个字线(WL_i)，包括分裂栅极存储器单元(C_i，j)的行，每一个包括包含选择栅极(SG)的选择晶体管分区、以及包含浮置栅极(FG)和控制栅极(CG)的浮置栅极晶体管分区。根据本实用新型，存储器包括由字线的存储器单元共用的源极平面(SP)，以收集在它们编程期间流过存储器单元的编程电流(Ip)，以及存储器单元的选择晶体管分区连接至源极平面(SP)。配置编程电流控制电流(Ip)以通过作用于施加至选择线(SL)的选择电压(VS)而控制流过存储器单元的编程电流(Ip)。

主权项

一种集成电路存储器(MEM)，其特征在于，包括：‑至少一个字线(WL_i)，包括采用热电子注入编程的分裂栅极存储器单元(C_i，j、C’_i，j、C”_i，j)的行，每个分裂栅极存储器单元包括：‑选择晶体管分区，具有用于产生热电子的垂直沟道区域，以及用于控制在所述垂直沟道区域中的热电子的产生的嵌入式垂直选择栅极(SG)，以及‑浮置栅极晶体管分区，具有水平沟道区域、水平浮置栅极(FG)和水平控制栅极(CG)，‑选择线(SL)，用于将选择电压(VS)施加至所述行的存储器单元的选择栅极(SG)，‑控制栅极线(CGL)，用于将栅极电压(VG)施加至所述行的存储器单元的控制栅极(CG)，‑位线(BL)，用于单独地施加编程电流(Ip)至所述存储器单元，源极平面(SP、NL)，嵌入在所述存储器单元下方并且由所述字线(WL_i)的存储器单元共用，以收集用于编程存储器单元的编程电流(Ip)，其中，所述存储器单元的选择晶体管分区连接至所述源极平面(SP)，而所述存储器单元的浮置栅极晶体管分区连接至所述位线(BL)，所述集成电路存储器(MEM)包括：编程电流控制电路(PCCT、PCCT1、PCCT2)，配置用于通过作用于施加至所述选择线(SL)的选择电压(VS)来控制流过存储器单元的所述编程电流(Ip)，以便控制施加至控制在所述垂直沟道区域中热电子的产生的所述垂直选择栅极的电压以及由此同时控制所述存储器单元的热电子注入性能。