[发明专利]集成时钟差分缓冲有效
| 申请号： | 201480008926.3 | 申请日： | 2014-02-25 |
| 公开（公告）号： | CN105027444B | 公开（公告）日： | 2018-12-11 |
| 发明（设计）人： | C·黄;V·K·博杜;S·卢苏;N·B·彼德森 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H03K19/0175 | 分类号： | H03K19/0175;H03L7/07 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 何焜 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 具有第一时钟比的第一锁相环(PLL)电路被耦合以接收输入差分时钟信号并生成第一参考时钟信号。具有第二时钟比的第二PLL电路被耦合以接收输入差分时钟信号并生成第二参考时钟信号。第一组时钟信号输出缓冲器被耦合以接收第一参考时钟信号并提供对应的第一差分参考时钟信号。第二组时钟信号输出缓冲器被耦合以接收第二参考时钟信号并提供第二差分参考时钟信号。第一和第二PLL电路、和第一和第二组输出缓冲器驻留在集成电路封装中，该集成电路封装具有管芯以接收至少第一差分参考时钟信号。 | ||
| 搜索关键词： | 集成 时钟 缓冲 | ||
【主权项】：
1.一种集成时钟差分缓冲器，包括：第一锁相环PLL电路，具有第一时钟比并耦合以接收输入差分时钟信号，所述第一锁相环PLL电路用于生成第一参考时钟信号；第二锁相环PLL电路，具有第二时钟比并耦合以接收所述输入差分时钟信号，所述第二锁相环PLL电路用于生成第二参考时钟信号；第一组时钟信号输出缓冲器，耦合以接收所述第一参考时钟信号并提供对应于所述第一参考时钟信号的第一差分参考时钟信号；第二组时钟信号输出缓冲器，耦合以接收所述第二参考时钟信号并提供对应于所述第二参考时钟信号的第二差分参考时钟信号；其中所述第一锁相环PLL电路、第二锁相环PLL电路、第一组输出缓冲器和第二组输出缓冲器驻留在集成电路封装中，所述集成电路封装还具有用于接收所述第一差分参考时钟信号的第一管芯和用于接收所述第二差分参考时钟信号的第二管芯。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480008926.3/，转载请声明来源钻瓜专利网。
- 上一篇：用于确定输入设备的启动的输入组件的方法及输入设备
- 下一篇：消耗电力削减装置
