[发明专利]用于集成电路中的泄漏电流减少的设备及方法

摘要

本发明涉及集成电路IC中的泄漏电流减少。在一个方面中，一种IC可包含数字逻辑电路及极化电路。所述数字逻辑电路可具有多个输入且可包含多个逻辑门。所述极化电路可接收备用信号及包括多个位的数字输入信号。在所述备用信号被停用时，所述极化电路可基于所述数字输入信号而控制所述数字逻辑电路的所述多个输入。然而，在所述备用信号被激活时，所述极化电路可将所述数字逻辑电路的所述多个输入控制为低功率状态，相对于所述数字逻辑电路的至少一个其它状态，所述低功率状态与所述多个逻辑门的较小泄漏电流相关联。

主权项

1.一种集成电路，其包括：数字逻辑电路，其具有多个输入，其中所述数字逻辑电路包括多个逻辑门；第一极化电路，其经配置以接收备用信号及包括多个位的数字输入信号，其中在所述备用信号被停用时，所述第一极化电路经配置以基于所述数字输入信号而控制所述数字逻辑电路的所述多个输入，且其中在所述备用信号被激活时，所述第一极化电路经配置以将所述数字逻辑电路的所述多个输入控制为低功率状态，相对于所述数字逻辑电路的至少一个其它状态，所述低功率状态与所述多个逻辑门的较小泄漏电流相关联；及第一多个状态元件，其中所述数字逻辑电路经配置以产生数字输出信号，且将所述数字输出信号提供至所述第一多个状态元件，其中所述集成电路经配置以使得在所述备用信号被激活时，所述第一多个状态元件被禁止加载所述数字输出信号的值。