[发明专利]一种适用于HEVC标准的高吞吐率DCT和IDCT硬件复用结构

摘要

本发明属于高清数字视频压缩编解码技术领域，具体为一种适用于HEVC视频编码标准下可配置的高吞吐率的DCT与IDCT硬件复用架构。DCT能够去除图像的空间冗余信息，提高图像的压缩效率，IDCT是DCT的逆过程，编码器中需要DCT和IDCT计算，解码器中需要IDCT计算，通过一定的算法改进DCT和IDCT可以用一套硬件实现，相比于DCT和IDCT的分立实现，复用结构可以大大减小硬件开销。本发明基于变换单元（TU）进行，支持HEVC允许的4种TU大小（4x4、8x8、16x16、32x32）并可实现固定的吞吐率，可同时支持DCT和IDCT。本发明可以有效的减小DCT与IDCT的硬件实现开销并实现固定的高吞吐率，从而高效的实现高清视频的实时编码。

主权项

一种可配置的高吞吐率DCT和IDCT硬件复用结构，适用于HEVC视频编码标准下视频编码器和解码器，其特征在于由四种基本的硬件结构单元组成：①N点排序单元，记为PE_N；②4点DCT和IDCT硬件复用单元，记为A4/A4T；③N点奇数矩阵计算单元，记为RN/RNT；④N点蝶形单元，记为BE_N；N＝4，8，16，32；以A4 和A4T为基本单元，X表示输入，Y表示相应的DCT或IDCT的输出，下述公式(2)‑(5)显示实现固定吞吐率32piexs/cycle的DCT需要的硬件，公式(6)‑(9)显示实现固定吞吐率32piexs/cycle的IDCT需要的硬件，不同尺寸的DCT和IDCT之间部分硬件共享：[Y040T，Y041T，Y042T，Y043T，Y140T，Y141T，Y142T，Y143T]T＝diag(A4，A4，A4，A4，A4，A4，A4，A4)*[X040 X041 X042 X043 X140 X141 X142 X143]T  (2)[Y80T，Y81T，Y82T，Y83T]T＝diag(A8，A8，A8，A8)*[X80 X81 X82 X83]Tdiag(P8，P8，P8，P8)*diag(A4，R4，A4，R4，A4，R4，A4，R4)*diag(B8，B8，B8，B8)*[X80 X81 X82 X83]T  (3)[Y160T，Y161T]T＝diag(A16，A16)*[X160 X161]T＝diag(P16，P16)*diag(A8，R8，A8，R8)*diag(B16，B16)*[X160 X161]T＝diag(P16，P16)*diag(P8，E8，P8，E8)*diag(A4，R4，R8，A4，R4，R8)*diag(B8，E8，B8，E8)*diag(B16，B16)*[X160 X161]T  (4)Y32＝A32*X32T＝P32*diag(A16，R16)*B32*X32T＝P32*diag(P16，E16)*diag(A8，R8，R16)*diag(B16，E16)*B32*X32T＝P32*diag(P16，E16)*diag(P8，E24)*diag(A4，R4，R8，R16)*diag(B8，E24)*diag(B16，E16)*B32*X32T  (5)[Y040T，Y041T，Y042T，Y043T，Y140T，Y141T，Y142T，Y143T]T＝diag(A4T，A4T，A4T，A4T，A4T，A4T，A4T，A4T)*[X040 X041 X042 X043 X140 X141 X142 X143]T  (6)[Y80T，Y81T，Y82T，Y83T]T＝diag(A8T，A8T，A8T，A8T)*[X80 X81 X82 X83]T＝diag(B8，B8，B8，B8)*diag(A4T，R4T，A4T，R4T，A4T，R4T，A4T，R4T)*diag(P8T，P8T，P8T，P8T)*[X80 X81 X82 X83]T  (7)[Y160T，Y161T]T＝diag(A16，A16)*[X160 X161]T＝diag(B16，B16)*diag(A8T，R8T，A8T，R8T)*diag(P16T，P16T)*[X160 X161]T＝diag(B16，B16)*diag(B8，E8，B8，E8)*diag(A4T，R4T，R8T，A4T，R4T，R8T)*diag(P8T，E8，P8T，E8)*diag(P16T，P16T)*[X160 X161]T(8)Y32＝ANT*X32T＝B32*diag(B16，E16)*diag(B8，E8，E8，E8)*diag(A4T，R4T，R8T，R16T)*diag(P8T，E8，E8，E8)*diag(P16T，E16)*P32T*X32T  (9)。