[发明专利]应用于AVS的关键路径拟合电路

摘要

本发明提供一种应用于AVS的关键路径拟合电路，包括数控振荡器单元、复位控制逻辑单元、互连线延时单元、逻辑门延时单元、任务选择器单元以及输出缓冲级单元；本发明通过将互连线延时与逻辑门延时的分开拟合，获得更高的精确度；通过实时监测数字负载的运行情况，选择运行过程中最复杂任务的关键路径进行拟合，降低关键路径拟合的裕度，这两种技术的结合使得用来拟合数字负载关键路径的AVS延时链与负载关键路径本身更好的对应，让AVS电路在高鲁棒性的前提下发挥更好地节能效果。

主权项

一种应用于AVS的关键路径拟合电路，其特征在于，包括：数控振荡器单元、复位控制逻辑单元、互连线延时单元、逻辑门延时单元、任务选择器单元以及输出缓冲级单元；所述数控振荡器单元接收数字负载工作频率信号，并根据该信号产生与负载频率相同的周期振荡信号，该周期振荡信号分成两路：一路送入复位控制逻辑单元，用于每个周期对互连线延时单元与逻辑门延时单元进行复位，另一路作为输入时钟送入互连线延时单元，经过相当于实际负载互连线的延时后产生输出信号DL‑wire；输出信号DL‑wire作为第一逻辑门延时单元的输入，任务选择器接收数字负载工作任务控制信号，根据该控制信号选择与负载工作任务关键路径长度相一致的逻辑门延时单元，逻辑门延时单元输出的延时信号送入到任务选择器，任务选择器输出逻辑门延时信号DL‑logic，得到关键路径的拟合输出，从而使总输出延时等于实际负载关键路径的延时。