[发明专利]半导体设备有效
| 申请号： | 201510090082.8 | 申请日： | 2015-02-27 |
| 公开（公告）号： | CN104881338B | 公开（公告）日： | 2019-08-13 |
| 发明（设计）人： | 武由纪子;和泉伸也;市口哲一郎 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G06F11/22 | 分类号： | G06F11/22 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;张宁 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在具有嵌入其中的非易失性存储器模块的半导体设备中，提供了一种促进非易失性存储器特性评估的技术。MCU包括CPU，闪存，以及控制了对闪存的写入或擦除操作的FPCC。FPCC执行了用于对闪存执行读取或其它操作的程序，由此根据由CPU发出的命令而对闪存执行写入或其它操作。在MCU中，配置FCU以执行测试固件以评估闪存。此外，RAM均可以由CPU和FCU使用。 | ||
| 搜索关键词： | 半导体设备 | ||
【主权项】：
1.一种半导体设备，包括：中央处理单元(CPU)；FLASH存储器；随机存取存储器(RAM)；测试序列发生器；存储器控制器，其控制对所述FLASH存储器的写入和擦除操作；第一多路复用器，其将第一总线与所述CPU和所述测试序列发生器中任一个耦合；以及第二多路复用器，其将所述RAM与所述第一总线和所述存储器控制器中任一个耦合；其中，在正常操作模式中，所述RAM经由所述第一多路复用器和所述第二多路复用器被耦合至所述CPU，以及所述CPU通过经由所述第一总线向所述存储器控制器发送命令来控制所述FLASH存储器；以及其中，在测试模式中，所述RAM经由所述第二多路复用器被耦合至所述存储器控制器，并且所述测试序列发生器通过经由所述第一总线向所述存储器控制器发送命令来控制所述FLASH存储器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510090082.8/，转载请声明来源钻瓜专利网。
- 上一篇：电子装置
- 下一篇：一种对嵌入式系统进行配置的方法和装置
