[发明专利]阵列基板及其制作方法、显示装置有效
| 申请号： | 201510091489.2 | 申请日： | 2015-02-28 |
| 公开（公告）号： | CN104658973B | 公开（公告）日： | 2017-10-24 |
| 发明（设计）人： | 王守坤;郭会斌;冯玉春;李梁梁;王静;郭总杰 | 申请（专利权）人： | 京东方科技集团股份有限公司;北京京东方显示技术有限公司 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;H01L27/12;G02F1/1333 |
| 代理公司： | 北京银龙知识产权代理有限公司11243 | 代理人： | 许静,黄灿 |
| 地址： | 100015 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种阵列基板及其制作方法、显示装置，属于显示技术领域。其中，所述阵列基板包括设置于基板上的阵列基板行驱动GOA区域，所述制作方法包括在所述GOA区域形成连通多个同层设置的第一导电图形、以将所述第一导电图形上积累的静电释放的导电连接部；在形成有所述第一导电图形的基板上形成绝缘层之后，去除所述导电连接部的至少一部分，使得所述多个第一导电图形之间相互绝缘。本发明的技术方案能够减少阵列基板发生静电击穿的几率，提高阵列基板的良率。 | ||
| 搜索关键词： | 阵列 及其 制作方法 显示装置 | ||
【主权项】：
一种阵列基板的制作方法，所述阵列基板包括设置于基板上的阵列基板行驱动GOA区域，其特征在于，所述制作方法包括：在所述GOA区域形成连通多个同层设置的第一导电图形、以将所述第一导电图形上积累的静电释放的导电连接部；在形成有所述第一导电图形的基板上形成绝缘层之后，去除所述导电连接部的至少一部分，使得所述多个第一导电图形之间相互绝缘；所述去除所述导电连接部的至少一部分包括：在所述绝缘层上形成第二导电图形时，断开所述导电连接部；所述第一导电图形为采用栅金属层形成，所述导电连接部为采用第三导电层形成，第三导电层与栅金属层为不同层；或所述第一导电图形为采用源漏金属层形成，所述导电连接部为采用第三导电层形成，第三导电层与源漏金属层为不同层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;北京京东方显示技术有限公司，未经京东方科技集团股份有限公司;北京京东方显示技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510091489.2/，转载请声明来源钻瓜专利网。
- 上一篇：光学组件及其制造方法
- 下一篇：金属插塞的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
