[发明专利]基于FPGA的动态可重构嵌入式数据协处理平台及采用该平台实现的数据处理方法

摘要

基于FPGA的动态可重构嵌入式数据协处理平台及采用该平台实现的数据处理方法，涉及嵌入式领域。本发明是为了解决现有的常见的具有硬件加速功能的嵌入式系统无法通过硬件加速处理新增的计算密集型任务，具有通用性差和扩展性差问题。本发明所述根据主处理器热点计算任务从存储单元中选择FPGA内核配置文件，将该文件发送到配置控制单元，配置控制单元收到配置文件后控制时序来完成FPGA动态配置，由主处理单元中的数据收发进程检测到FPGA配置为指定的内核后，将待处理数据发送给FPGA处理单元进行数据处理，并取回FPGA处理后的数据。它可用在嵌入式处理器中。

主权项

基于FPGA的动态可重构嵌入式数据协处理平台，其特征在于，它包括FPGA处理单元(1)、配置控制单元(2)、主处理单元(3)和存储单元(4)，存储单元(4)用于存储n个FPGA内核配置文件，n为正整数，主处理单元(3)用于根据当前的热点计算任务从存储单元(4)中选择对应的FPGA内核配置文件，并将该FPGA内核配置文件发送给配置控制单元(2)，然后取回配置FPGA的结果；主处理单元(3)还用于在接收到配置控制单元(2)发送的中断信号的时候，根据相应的配置结果中与协处理器内核相匹配的数据收发进程将待处理的数据发送给FPGA处理单元(1)、然后接收FPGA处理单元(1)的处理结果，完成热点计算任务；FPGA处理单元(1)用于接收配置控制单元(2)发送的FPGA内核配置文件，并接收配置控制单元(2)的时序进行内核配置，生成配置结果，重构为相应的协处理器，然后接收主处理单元(3)发送的待处理数据，对数据进行处理，将处理结果返回给主处理单元(3)，配置控制单元(2)用于根据接收的FPGA内核文件控制FPGA处理单元(1)进行配置，由FPGA处理单元(1)生成配置结果，然后检测到配置结果后，发送中断信号给主处理单元(3)。