[发明专利]一种基于FPGA的秒信号延迟时间测量系统和方法

摘要

本发明公开了一种基于FPGA的秒信号延迟时间测量系统，通过对待测秒信号和基准秒信号的上升沿进行检测，进而在待检测秒信号的延迟时间内，对FPGA内部的固定频率的时钟信号的上升沿进行计数，通过计数值和时钟信号的频率算出待测秒信号的延迟时间，还设有一个多路切换开关子块，在完成前一个待测秒信号的延迟时间后，多路切换开关子块切换到下一个待测秒信号进行测量；本发明实现了多路秒信号延迟时间的自动测量，实现了生产测试过程的自动化，较之传统的利用示波器测量延迟时间，省去了人工切换的麻烦，能够达到与示波器同样的测量效果，而且系统的成本要远低于示波器的成本，在提高生产测试效率同时大大降低了生产成本。

主权项

一种基于FPGA的秒信号延迟时间测量系统，其特征在于，包括FPGA测量模块、基准秒信号处理模块和多个待测秒信号处理模块；所述基准秒信号处理模块和若干待测秒信号处理模块分别连接FPGA测量模块；所述基准秒信号处理模块和若干待测秒信号处理模块分别用于接收基准秒信号和待测秒信号，并将信号传输给FGPA测量模块；所述FPGA测量模块包括计数子块、计算子块和时钟子块，所述计数子块分别与计算子块和时钟子块连接；所述时钟子块用于向计数子块输入固定频率的时钟信号；所述计数子块包括计数器，计数子块对接收到的基准秒信号和待测秒信号的上升沿进行检测，当首次检测到其中一个秒信号的上升沿时，启动计数器，计数器开始对时钟信号的上升沿进行计数，当检测到另一个秒信号的上升沿时，停止计数；所述计算子块用于在计数子块首次检测到其中一个秒信号的上升沿时，判断该秒信号的类别，并通计数子块的计数数据及时钟信号的频率，计算出待测秒信号与基准秒信号两个信号上升沿的间隔时间，即为待测秒信号的延迟时间。