[发明专利]一种抑制数字时钟的高次谐波干扰的电路和方法在审
| 申请号： | 201510175282.3 | 申请日： | 2015-04-14 |
| 公开（公告）号： | CN104852729A | 公开（公告）日： | 2015-08-19 |
| 发明（设计）人： | 孙仁杰 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08 |
| 代理公司： | 广州三环专利商标代理有限公司 44202 | 代理人： | 郝传鑫;熊永强 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种抑制数字时钟的高次谐波干扰的电路，包括：用于产生高频时钟信号的数字锁相环；与所述数字锁相环相连的数字时钟生成电路，用于根据模拟电路的目标工作频段和数字电路的工作时钟频点确定占空比配置模式，并根据所述占空比配置模式和所述数字电路的工作时钟频点，将所述高频时钟信号转换为所述数字电路的工作时钟。相应地，本发明还公开了一种抑制数字时钟的高次谐波干扰的方法。采用本发明，可以降低工作时钟的谐波落入敏感频段内的能量，进而抑制数字电路的工作时钟的高次谐波的干扰。 | ||
| 搜索关键词： | 一种 抑制 数字 时钟 谐波 干扰 电路 方法 | ||
【主权项】：
1.一种抑制数字时钟的高次谐波干扰的电路，其特征在于，包括：用于产生高频时钟信号的数字锁相环；与所述数字锁相环相连的数字时钟生成电路，用于根据模拟电路的目标工作频段和数字电路的工作时钟频点确定占空比配置模式，并根据所述占空比配置模式和所述数字电路的工作时钟频点，将所述高频时钟信号转换为所述数字电路的工作时钟；其中，所述占空比配置模式包括等占空比配置模式和非等占空比配置模式；所述数字时钟生成电路具体用于：若所述数字电路的工作时钟频点的奇次谐波在所述模拟电路的目标工作频段内，则选择所述非等占空比配置模式；若所述数字电路的工作时钟频点的偶次谐波在所述模拟电路的目标工作频段内，则选择所述等占空比配置模式。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510175282.3/，转载请声明来源钻瓜专利网。
