[发明专利]同步逻辑电路

摘要

本发明涉及同步逻辑电路，具体涉及降低功率需求的这类电路。公开的本发明实施例包括一种同步逻辑电路(200，1100)，包括输入模块(201)；输出模块(202)；判决逻辑模块(203)，连接在输入和输出模块之间，并被配置为依赖于从输入和输出模块提供的当前输入状态(206，207)，向输出模块提供下一输出状态(210)；时钟模块(204)，连接到输入和输出模块，并被配置为提供用于同步输入和输出模块的操作的时钟信号；以及输入检测模块(211)，连接到输入模块，并被配置为当检测到提供至输入模块的输入(208)的改变时，向时钟模块提供使能信号(215)，其中时钟模块被配置为当接收到来自输入检测模块的使能信号时，向输入和输出模块提供时钟信号。

主权项

一种同步逻辑电路，包括：输入模块；输出模块；判决逻辑模块，连接在所述输入模块和输出模块之间，并被配置为依赖于从所述输入模块和输出模块提供的当前输入状态，向所述输出模块提供下一输出状态；时钟模块，连接到所述输入模块和输出模块，并被配置为提供用于同步所述输入模块和输出模块的操作的时钟信号；输入检测模块，连接到所述输入模块，并被配置为当检测到提供至所述输入模块的输入的改变时，向所述时钟模块提供使能信号，以及输出检测模块，连接到所述输出模块，并被配置为当检测到所述输出模块所提供的输出的改变时，向所述时钟模块提供使能信号；其中所述时钟模块被配置为当接收到来自所述输入检测模块的所述使能信号时，向所述输入模块和输出模块提供时钟信号；其中所述时钟模块被配置为当接收到来自所述输出检测模块的所述使能信号时，向所述输入模块和输出模块提供时钟信号。