[发明专利]一种全数字实现的闪烁型模数转换器

摘要

本发明属于集成电路技术领域，具体为一种全数字实现的闪烁型模数转换器。本发明结构包括由两组并联三态门和去耦合电容构成的差分信号采样保持阵列，由与非门/非门和去耦合电容构成的具有使用内置参考电压的（2N‑1）个差分延时链对阵列，以及锁存器阵列；差分信号经两个相同的采样保持阵列，每一个DDLP对应一对差分参考电压，差分信号在保持期间控制相应DDLP产生不同延时，延时链的延时由若干个与非门和非门决定，并经过去耦合电容实现微调；再经过锁存器比较，得到DDLP的两个输出上升沿的延时大小，得到温度计码的数字比较输出。本发明可以在较高速度下实现较好的模数转换性能，节省面积、功耗，同时也降低了设计复杂度。

主权项

一种全数字实现的闪烁型模数转换器，其特征在于结构包括：由两组并联三态门和去耦合电容构成的差分信号采样保持阵列（201）；由与非门/非门和去耦合电容构成的具有使用内置参考电压的（2N‑1）个差分延时链对DDLP阵列（202）；以及锁存器阵列；其中：差分信号经过两个相同的采样保持阵列，每一个DDLP对应一对差分参考电压，差分信号在保持期间控制相应DDLP产生不同延时，延时链的延时由若干个与非门和非门决定，并经过去耦合电容实现微调；再经过锁存器比较，得到DDLP的两个输出上升沿的延时大小，从而得到温度计码的数字比较输出；所述的差分信号采样保持阵列（201）主要采用三态门和去耦合电容实现；三态门电路由12个MOS管M1～M12电路连接组成；其中，MOS管M1和M2组成反相器，得到输入使能信号OE的反相；MOS管M3、M4、M5、M6组成或非门，此或非门的输入为OE的反相和输入信号I，或非门的输出作为PMOS管M12的栅极控制信号；由MOS管M7、M8、M9、M10组成与非门，使能信号OE和输入信号I输入到由MOS管M7、M8、M9、M10组成的与非门中，与非门的输出作为PMOS管M11的栅极控制信号；MOS管M11和M12的共同漏极作为整个三态门的输出；输入I处接高电平，使能端OE处接时钟，而输入待采样信号通过输出端PMOS管，在OE的控制下可实现周期性的采样；由若干个三态门电路组成采样阵列，采样阵列后接若干去耦合电容作保持电容。