[发明专利]数字内插器与内插方法有效
| 申请号： | 201510289337.3 | 申请日： | 2015-05-29 |
| 公开（公告）号： | CN105281709B | 公开（公告）日： | 2017-11-21 |
| 发明（设计）人： | M·布拉科 | 申请（专利权）人： | 斯沃奇集团研究和开发有限公司 |
| 主分类号： | H03H17/06 | 分类号： | H03H17/06 |
| 代理公司： | 北京市中咨律师事务所11247 | 代理人： | 魏子翔,杨晓光 |
| 地址： | 瑞士*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及数字内插器，其包括在第一时钟频率(f1)上接收输入信号的输入(12)，并且包括在第二时钟频率(f2)上提供内插信号的输出(18)，该第二时钟频率(f2)大于第一时钟频率(f1)。内插器包括连接到输入(12)的微分器(20)，连接到微分器输出(25)的内插器级(30)，以及连接到输出(18)并连接到内插器级(30)的输出(39)的积分器(40)。 | ||
| 搜索关键词： | 数字 内插 方法 | ||
【主权项】：
一种数字内插器，包括在第一时钟频率上接收输入信号的输入(12)并且包括在第二时钟频率上提供内插信号的输出(18)，所述第二时钟频率大于所述第一时钟频率，所述内插器包括：‑微分器(20)，其连接到所述输入(12)，‑内插器级(30)，其连接到微分器输出(25)，以及‑积分器(40)，其连接到所述输出(18)并且连接到所述内插器级(30)的输出(39)，所述数字内插器的特征在于所述内插器级(30)包括存储器(32)，加法器(34)，除法器(36)以及减法器(38)，其中所述加法器(34)的输出(34c)连接到除法器的输入(36a)，其中除法器的输出(36b)连接到存储器输入(32a)，并且其中存储器输出(32c)连接到所述加法器(34)的输入(34b)，其中所述减法器(38)的第一输入(38a)连接到所述微分器输出(25)并且所述减法器(38)的第二输入(38b)连接到所述除法器的输出(36b)，并且其中所述加法器(34)的另一个输入(34a)连接到所述微分器输出(25)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于斯沃奇集团研究和开发有限公司，未经斯沃奇集团研究和开发有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510289337.3/，转载请声明来源钻瓜专利网。
