[发明专利]一种跨时钟域的AHB总线桥接方法和装置有效
| 申请号： | 201510290559.7 | 申请日： | 2015-05-29 |
| 公开（公告）号： | CN104850524B | 公开（公告）日： | 2018-06-01 |
| 发明（设计）人： | 刘小雷;郝晓东 | 申请（专利权）人： | 大唐微电子技术有限公司;大唐半导体设计有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40;G06F13/42 |
| 代理公司： | 北京安信方达知识产权代理有限公司 11262 | 代理人： | 韩辉峰;李丹 |
| 地址： | 100094*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种跨时钟域的AHB总线桥接方法和装置，包括：主控制逻辑模块，根据主器件的总线信号生成主时钟域的总线控制信号；根据在主时钟域下采样的被从时钟域锁存的从器件总线信号，产生反馈到主器件的响应信号；从控制逻辑模块，根据从器件的响应信号和在从时钟域下采样被主时钟域锁存的主器件总线信号，生成从时钟域的总线控制信号；主时钟和从时钟数据锁存模块，当总线控制信号使能有效时，对同步的数据进行锁存采样；异步脉冲同步电路模块，将跨时钟域信号同步到对方时钟域中。本发明中主从器件在任意频率下都能够实现AHB协议。 | ||
| 搜索关键词： | 时钟域 主时钟 总线控制信号 主器件 锁存 方法和装置 跨时钟域 响应信号 总线信号 下采样 桥接 控制逻辑模块 跨时钟域信号 异步脉冲同步 主控制逻辑 电路模块 器件总线 时钟数据 锁存模块 同步的 采样 使能 主从 反馈 | ||
【主权项】：
1.一种跨时钟域的AHB总线桥接装置，其特征在于，包括：主控制逻辑模块，用于根据来自主时钟域的传输选择信号hsel和传输准备信号hready生成主时钟域锁存的传输选择信号hsel_r，并将所述hsel_r发送到主时钟和从时钟数据锁存模块和异步时钟同步电路模块；根据从时钟域同步到主时钟域后的数据准备信号x2hready，以及所述hsel和hready产生反馈到主时钟域的数据准备信号hrdy_x，并将所述x2hready发送到所述主时钟和从时钟数据锁存模块；其中，所述x2hreday是所述异步时钟同步电路模块将从时钟域锁存的数据准备信号xready_r同步到主时钟域形成的；异步时钟同步电路模块，用于将接收的所述hsel_r同步到从时钟域形成主时钟域同步到从时钟域后的传输选择信号h2xsel；将来自从控制逻辑模块的所述xready_r同步到主时钟域形成所述x2hready信号；从控制逻辑模块，用于在从时钟域下根据从时钟域的数据准备信号xready_in和来自所述异步时钟同步电路模块的所述h2xsel，生成所述从时钟域锁存的数据准备信号xready_r；将所述h2xsel和xready_r输出到主时钟和从时钟数据锁存模块；将所述xready_r输出到所述异步同步电路模块；主时钟和从时钟数据锁存模块，用于根据所述hsel_r和x2hready，以及所述h2xsel和xready_r，对在主时钟域下的主器件总线信号和在从时钟域下的从器件总线信号分别进行锁存采样。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于大唐微电子技术有限公司;大唐半导体设计有限公司，未经大唐微电子技术有限公司;大唐半导体设计有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510290559.7/，转载请声明来源钻瓜专利网。
- 上一篇：基于移动设备的网站系统、方法及装置
- 下一篇：基于数据局部性的访存方法
