[发明专利]机载防撞系统、ACAS收发主机自检系统及方法

摘要

本发明公开了一种机载防撞系统、ACAS收发主机自检系统及方法。在不增加额外的硬件设备的条件下，利用设备原有组成模块JSCPU、编码FPGA、接收机模块、译码模块、接收机模块和FZCPU及其固有的通信渠道配合工作，软件编程实现。本发明实现能自动、周期性、有效地实现ACAS收发主机的接收环路及数字信号环路自检测，并将自检结果上报载机维护系统进行故障显示和记录。并在机载防撞系统的整个工作阶段进行实时故障监测，可完成功能模块级故障定位，实现有效地故障隔离，便于维修保障，满足设备测试和维护需求。同时由于本发明利用主机固有硬件资源通过软件编程的方式实现，无需测试设备和人工介入，有效地节省了人力、物力成本，提高了设备的测试性和维修性，便于设备生产和维修。

主权项

ACAS收发主机自检系统，其特征在于，包括接收环路自检子系统与数字信号环路自检子系统，其中，接收环路自检子系统包括JSCPU、编码FPGA、接收机模块、译码模块、FZCPU；所述JSCPU、译码模块、FZCPU、接收机模块分别与编码FPGA连接，译码模块与JSCPU、接收机模块连接,其中JSCPU用于下发C模式闭环自检命令或S模式闭环自检命令给编码FPGA、接收译码数据、根据译码数据判断自检结果、将自检结果传送给FZCPU；编码FPGA用于编码生成标准C模式应答码、标准S模式应答码，并分别向接收机模块和译码模块发送对应的控制信号；接收机模块用于根据控制信号把接收到的标准C模式应答码、标准S模式应答码经数模转换成不同通道的视频幅度信号给译码模块；译码模块用于结合控制信号进行视频幅度信号译码，并将译码数据传送给JSCPU； FZCPU用于接收JSCPU的自检结果,并上报自检结果；数字信号环路自检子系统包括JSCPU、编码FPGA、译码模块、FZCPU；所述JSCPU、译码模块、FZCPU分别与编码FPGA连接，译码模块与JSCPU连接,其中JSCPU用于下发C模式闭环自检命令或S模式闭环自检命令给编码FPGA、接收译码数据、根据译码数据判断自检结果、将自检结果传送给FZCPU；编码FPGA用于编码生成标准C模式应答码、标准S模式应答码，并向译码模块发送控制信息；译码模块用于结合控制信息对标准C模式应答码、标准S模式应答码进行译码，并将译码数据传送给JSCPU； FZCPU用于接收JSCPU的自检结果,并上报自检结果；所述接收环路自检子系统与数字信号环路自检子系统共用JSCPU、编码FPGA、译码模块、FZCPU。