[发明专利]一种应用于逐次逼近型模数转换器的高速移位寄存器

摘要

本发明公开一种应用于逐次逼近型模数转换器的高速移位寄存器，包括第一D触发器单元、第二D触发器单元和开关阵列K1、K2、…、KN；第一D触发器单元包括1个D触发器DFF0和N‑1个D触发器DFF1，DFF0的复位端和每个DFF1的复位端接采样控制信号，所有D触发器的时钟端与比较器的使能信号相连，DFF0的输入端接地，输出信号Q1接第一个DFF1的输入端并控制开关K1，第一个DFF1的输出信号Q2接第二个DFF1的输入端并控制开关K2，以此类推；第二D触发器单元包括N个D触发器DFF1，每个DFF1的复位端接采样控制信号，时钟端一一通过开关K1～KN与与非门输出信号连接，输入端一一通过开关K1～KN与比较器输出驱动电路的输出信号连接。本发明有效压缩传统结构带来的延迟时间较长的问题。

主权项

1.一种应用于逐次逼近型模数转换器的高速移位寄存器，其特征在于，包括第一D触发器单元、第二D触发器单元和开关阵列K1、K2、...、KN；其中，所述第一D触发器单元包括1个D触发器DFF0和N‑1个D触发器DFF1，D触发器DFF0的复位端L和每个D触发器DFF1的复位端S接采样控制信号CLKS，所有D触发器的时钟端与逐次逼近型模数转换器中比较器的使能信号EN_COMP相连，D触发器DFF0的输入端D接地，输出信号Q1接第一个D触发器DFF1的输入端D并控制开关K1，第一个D触发器DFF1的输出信号Q2接第二个D触发器DFF1的输入端D并控制开关K2，以此类推；所述第二D触发器单元包括N个D触发器DFF1，每个D触发器DFF1的复位端S接采样控制信号CLKS，第一个至第N个D触发器的时钟端一一对应连接开关K1至开关KN的输出端，开关K1至开关KN的输入端与逐次逼近型模数转换器中与非门的输出信号Valid连接，第一个至第N个D触发器的输入端D一一对应连接开关K1至开关KN的输出端，开关K1至开关KN的输入端与逐次逼近型模数转换器中比较器输出驱动电路的输出信号D连接，每个D触发器DFF1的输出端Q分别作为逐次逼近型模数转换器的输出端输出数字信号D1、D2、...、DN。