[发明专利]一种时间交织流水级模数转换器

摘要

本发明公开了一种时间交织流水线模数转换器。该ADC结构具有四级或四级以上的子电路。其中，流水线Stage1采用了传统流水线模数转换器的结构。流水线Stage1包含一个Sub‑adc、Sub‑dac和余量放大器电路。流水线Stage2、流水线Stage3除了包含上述流水线Stage1的子电路外，还包括信号通路chA、信号通道chB。流水线Backend包含一级或多级类似流水线Stage2、流水线Stage3的子电路和一级FLASH电路。本发明和传统的流水线模数转换器相比，本发明在固定的采样率下，通过增加各级余量放大器的建立时间，来降低运放单位带宽增益积要求，从而减小各级运放的功耗。

主权项

1.一种时间交织流水级模数转换器，包含流水级Stage1、流水级Stage2、流水级Stage3、后级Backend，其特征在于：所述流水级Stage1包含一个Sub‑adc、一个Sub‑dac、一个余量放大器、信号通道chB，时间交织流水级模数转换器ADC的输入时钟频率两倍于ADC的采样率，通过分频得到一个占空比为75％的时钟信号，所述流水级Stage1的余量放大相位占据了整个采样时钟周期的75％，剩余25％时间用于输入跟随，降低对运算放大器的增益带宽积的要求，所述流水级Stage1的工作状态在输入跟随、余量放大这两个相位之间切换；流水级Stage2在流水级Stage1的电路结构的基础上增加了一个信号通路，利用时间交织的方法采样流水级Stage1的输出，所述的流水级Stage2包含一个Sub‑adc、一个Sub‑dac、一个余量放大器和信号通道chA、信号通道chB；信号通道chA、信号通道chB在输入跟随、余量放大和等待这三个状态之间来回切换；信号通道chA、信号通道chB不能同时工作在输入跟随状态，也不能同时工作在余量放大状态；流水级Stage2的信号通道chA、信号通道chB的输入跟随状态时长为流水级Stage1余量放大的时长，流水级Stage2的信号通道chA、信号通道chB的余量放大时长和流水级Stage1的余量放大时长一样，流水级Stage2的信号通道chA、信号通道chB的其它时间均处于等待状态；流水级Stage3跟流水级Stage2具有相同的电路结构；后级Backend包含一级或多级流水级。