[发明专利]一种DDR2-SDRAM控制器及其低延迟优化方法

摘要

本发明公开了一种用于高性能RF自动测试平台的DDR2‑SDRAM控制器及相应的低延迟优化方法，该DDR2‑SDRAM控制器特点是，第一其并不将外部存储模组视为单个资源，而是根据DRAM模组的rank和bank结构，将存储器存储空间划为几个独立的逻辑资源，每个资源为一个有访存需求的任务私有，并在此基础上本发明设计了相应的仲裁方式和指令序列。第二是其改进了刷新机制，控制器在60个访存指令周期的结尾安排1个刷新周期，通过行访问刷新存储阵列中的指定行，将刷新时间化整为零，降低了访存请求和刷新请求冲突对访存延迟的影响。最终使得系统各任务的最大访存延迟性能得到比较大的改善。

主权项

一种用于RF自动测试平台的低延迟DDR2‑SDRAM控制器，包含用户接口模块，用于服务前端ADC/DAC的访存请求；指令生成模块，生成访存指令；刷新模块，负责存储器刷新操作；其特征在于：用户接口模块包含至少4个用户接口，每个用户接口分别为一个逻辑资源私有；所述逻辑资源由控制器根据存储器的rank和bank结构对存储器存储空间进行划分得来，逻辑资源的地址空间相互独立；访存任务通过对用户接口的占用实现与逻辑资源的一一对应，指令生成模块按顺序服务各用户接口的访存请求；刷新模块在每60个访存指令周期的结尾输出一个刷新指令序列，通过行访问刷新存储阵列中的指定行。