[发明专利]阵列基板行驱动电路、移位寄存器、阵列基板及显示器

摘要

本发明涉及显示器驱动技术领域，特别是涉及一种阵列基板行驱动电路、移位寄存器、阵列基板及显示器，其中，阵列基板行驱动电路包括第一晶体管至第九晶体管、第一电容至第三电容、第一时钟信号输入端至第三时钟信号输入端、高电平输入端、低电平输入端、第一输出端、第二输出端及驱动信号输入端。上述阵列基板行驱动电路及移位寄存器，通过第一输出端及第二输出端。以使得在同时一个阵列基板行驱动电路中输出两种阵列基板行驱动信号，从而降低了晶体管的数量，降低了电路设计成本，提高电路的可靠性和稳定性，同时也有利于窄边框面板的设计。

主权项

一种阵列基板行驱动电路，其特征在于，包括：第一晶体管至第九晶体管、第一电容至第三电容、第一时钟信号输入端至第三时钟信号输入端、高电平输入端、低电平输入端、第一输出端、第二输出端及驱动信号输入端；所述第一晶体管的栅极连接所述第一时钟信号输入端，漏极连接所述驱动信号输入端；所述第二晶体管的栅极连接所述第一晶体管的源极，源极连接所述第三时钟信号输入端，漏极连接所述第一输出端；所述第三晶体管的栅极连接所述第二输出端或者连接所述第七晶体管的漏极，源极连接所述第二晶体管的漏极，漏极连接所述高电平输入端；所述第四晶体管的栅极连接所述第一时钟信号输入端，源极连接所述驱动信号输入端；所述第五晶体管的栅极连接所述第二时钟信号输入端，漏极连接所述低电平输入端；所述第六晶体管的栅极连接所述第五晶体管的源极，源极连接所述高电平输入端，漏极连接所述第四晶体管的漏极；所述第七晶体管的栅极连接所述第六晶体管的漏极，源极连接所述高电平输入端，漏极连接所述第六晶体管的栅极；所述第八晶体管的栅极连接所述第七晶体管的栅极，源极连接所述高电平输入端，漏极连接所述第二输出端；所述第九晶体管的栅极连接所述第七晶体管的漏极，源极连接所述第二输出端，漏极连接所述低电平输入端；所述第一电容的一端连接所述第二晶体管的漏极，另一端连接所述第二晶体管的栅极；所述第二电容的一端连接所述高电平输入端，另一端连接所述第八晶体管的栅极；所述第三电容的一端连接第九薄膜晶体管的源极，另一端连接所述第九晶体管的栅极。