[发明专利]具有突变隧穿结的PNIN/NPIP型UTB‑SOITFET及制备方法

摘要

本发明涉及一种具有突变隧穿结的PNIN/NPIP型UTB‑SOI TFET及制备方法，该制备方法包括步骤选取UTB‑SOI衬底；在衬底上形成浅沟槽隔离；在衬底上采用带胶离子注入工艺形成漏区；在衬底上采用干法刻蚀工艺形成源区沟槽；采用倾斜离子注入工艺向源区沟槽的侧壁注入离子形成薄层掺杂区；在源区沟槽内淀积本征硅材料，并同时进行原位掺杂形成源区；在衬底的顶层硅表面形成栅介质层和前栅极层，采用干法刻蚀工艺形成前栅；光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅金属引线，以形成最终的PNIN/NPIP型UTB‑SOI TFET。本发明所提供的具有突变隧穿结的PNIN/NPIP型UTB‑SOI TFET可有效提高TFET器件的驱动电流以及降低亚阈斜率，同时保持低的泄漏电流。

主权项

一种具有突变隧穿结的PNIN/NPIP型UTB‑SOI TFET的制备方法，特征在于，包括步骤：步骤a、选取UTB‑SOI衬底；步骤b、在所述UTB‑SOI衬底上形成浅沟槽隔离；步骤c、在所述UTB‑SOT衬底上的指定位置处光刻形成漏区图形，采用带胶离子注入工艺进行N型离子注入，形成掺杂浓度为1×1018～5×1018cm‑3的漏区；步骤d、在所述UTB‑SOI衬底上异于所述指定位置处采用干法刻蚀工艺形成源区沟槽；步骤e、采用倾斜离子注入工艺向所述源区沟槽靠近所述漏区的侧壁注入离子，形成薄层掺杂区，且所述薄层掺杂区的掺杂类型异于所述源区的掺杂类型；步骤f、利用LPCVD工艺，在600℃至950℃的温度，利用选择性单晶硅外延生长方法，在所述源区沟槽内淀积本征硅材料，并同时通入掺杂气体进行原位掺杂形成掺杂浓度为2×1020cm‑3的源区；步骤g、在所述UTB‑SOI衬底的顶层硅表面形成栅介质层和前栅极层，采用干法刻蚀工艺形成前栅；步骤h、光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅金属引线，以形成所述具有突变隧穿结的PNIN/NPIP型UTB‑SOI TFET。