[发明专利]射频LDMOS器件

摘要

本发明提供一种射频LDMOS器件，包含P+衬底、P型外延层，衬底金属，P型外延层内部的P+sinker区、P阱、N‑漂移区、N+区、多晶硅，N‑漂移区的上方以及多晶硅的右侧上方设有法拉第罩，法拉第罩和漂移区之间有一层low k介质，low k介质材料的介电常数小于SiO2的介电常数；本发明在漂移区上方和法拉第罩下方的绝缘介质层使用low k材料，该结构可以有效降低法拉第罩靠近漏端边缘的高电场，与传统结构相比，本器件可以有效优化漂移区表面电场分布，使之更加均匀，提高器件的击穿电压；还可以降低器件源漏导通电阻，提高器件的输出功率。

主权项

一种射频LDMOS器件，其特征在于：包含：P+衬底、P+衬底上的P型外延层，P+衬底下方的衬底金属，P型外延层内部设有P+sinker区、P+sinker区上方的P阱、P阱右侧的N‑漂移区、P阱内且靠近半导体表面的N+区，N+区的右侧上方至N‑漂移区的左侧上方覆盖有多晶硅，多晶硅为栅极，N+区的右边缘位于多晶硅的左边缘处，P+sinker区上方为源极金属，源极金属通过P+sinker区与衬底连接，N‑漂移区的右端的N+区为器件漏极，N+区的上方为漏极金属，N‑漂移区的上方以及多晶硅的右侧上方设有法拉第罩，法拉第罩和漂移区之间有一层low k介质，多晶硅和源极金属以及漏极金属之间的间隙填充有二氧化硅绝缘介质，法拉第罩和多晶硅之间的间隙填充有二氧化硅绝缘介质，多晶硅与半导体之间填充有二氧化硅栅氧介质，low k介质材料的介电常数小于SiO2的介电常数。