[发明专利]用于网络类核心芯片技术开发的通用验证平台及方法

摘要

本发明公开了一种用于网络类核心芯片技术开发的通用验证平台及方法，涉及网络类核心芯片技术领域。该平台包括电源模块、CPU模块、FPGA模块、时钟模块、PLL模块、DDS模块、交叉模块、FPGA模块、背板信号连接器、光模块和RJ45连接器；所述CPU模块分别通过时钟模块、PLL模块、DDS模块、交叉模块与FPGA模块相连，FPGA模块与RJ45连接器相连；所述交叉模块分别与背板信号连接器、光模块相连。光模块包括SFP光模块连接器和XFP光模块连接器；背板信号连接器包括兼容的高速连接器和低速连接器；RJ45连接器包括2个RJ45接口。本发明能够通过通用的验证平台对多类芯片进行验证，使用成本较低，资源利用比较合理。

主权项

一种用于网络类核心芯片技术开发的通用验证平台，包括电源模块、CPU模块和FPGA模块，其特征在于：该平台还包括时钟模块、PLL模块、DDS模块、交叉模块、背板信号连接器、光模块和RJ45连接器；所述CPU模块分别通过时钟模块、PLL模块、DDS模块、交叉模块与FPGA模块相连，FPGA模块与RJ45连接器相连；所述交叉模块分别与背板信号连接器、光模块相连；所述CPU模块用于：对FPGA模块进行配置；控制时钟模块输出固定频率的时钟；根据FPGA内先入先出队列FIFO的状态，对DDS模块的时钟输出频率进行实时调整；根据系统同步要求，控制PLL模块为FPGA模块提供所需的PLL时钟；控制交叉模块的数据流向；所述FPGA模块包括至少1块FPGA芯片，FPGA模块用于：实现芯片逻辑功能验证；所述时钟模块用于：根据CPU模块的控制，产生固定的时钟频率；所述PLL模块包括PLL芯片，PLL模块用于：输出时钟至FPGA模块；将FPGA模块下发的时钟进行同步和锁相环操作；PLL芯片收到下发的CPU控制后，为FPGA模块提供所需的PLL时钟；所述DDS模块包括DDS芯片，DDS模块用于：输出本地时钟至FPGA模块，CPU根据FPGA内FIFO的状态，对DDS芯片的寄存器进行读写，实现对DDS芯片时钟输出频率的实时调整；所述交叉模块包括交叉芯片，交叉模块用于：实现不同端口之间的数据交叉互通；所述RJ45连接器用于：为FPGA模块接入1PPS脉冲信号和2M时钟信号；所述光模块用于：为FPGA模块接入SFP光模块业务和XFP光模块业务；光模块包括1～16个SFP光模块连接器和1～8个XFP光模块连接器；所述SFP光模块连接器用于：为FPGA模块接入千兆以太网GE、光转换单元OTU1和第三级同步传送模块STM‑16业务；所述XFP光模块连接器用于：为FPGA模块接入10GE、万兆以太网的无源光网络10G‑EPON、10吉比特无源光网络XG‑PON、OTU2和第四级同步传送模块STM64业务；所述背板信号连接器用于：将背板和系统对接。