[发明专利]一种I2C总线复用实现集成芯片复位方法、系统及电子设备有效
| 申请号： | 201510589969.1 | 申请日： | 2015-09-16 |
| 公开（公告）号： | CN105204600B | 公开（公告）日： | 2018-10-12 |
| 发明（设计）人： | 陈奎 | 申请（专利权）人： | 上海斐讯数据通信技术有限公司 |
| 主分类号： | G06F1/24 | 分类号： | G06F1/24 |
| 代理公司： | 杭州千克知识产权代理有限公司 33246 | 代理人： | 周希良 |
| 地址： | 201616 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种I2C总线复用实现集成芯片复位系统，包括：N个第一集成芯片，和M个第二集成芯片；N，M大于等于1；中央处理模块，通过I2C总线与所述N个第一集成芯片连接，用于发送第一控制信号以控制N个第一集成芯片的读写操作，或在M个第二集成芯片发生特定状况时，发送满足第二集成芯片复位要求的第二控制信号以控制M个第二集成芯片的复位操作；逻辑控制模块，通过I2C总线中串行时钟线与中央处理模块连接，及与M个第二集成芯片连接，用于接收中央处理模块输出的第二控制信号，将第二控制信号经过逻辑处理后转换成令第二集成芯片复位的复位信号。本发明节省专用的复位芯片，节省GPIO口，减少外围电路，PCB布线更加方便。 | ||
| 搜索关键词： | 一种 i2c 总线 实现 集成 芯片 复位 方法 系统 电子设备 | ||
【主权项】：
1.一种I2C总线复用实现集成芯片复位系统，其特征在于，包括：N个第一集成芯片，和M个第二集成芯片；其中，N，M大于等于1的整数；中央处理模块，通过所述I2C总线与所述N个第一集成芯片连接，用于发送第一控制信号以控制所述N个第一集成芯片的读写操作；在所述M个第二集成芯片发生特定状况时，发送满足所述第二集成芯片复位要求的第二控制信号以控制所述M个第二集成芯片的复位操作；所述第一控制信号的时钟频率具有三种模式，三种模式分别为：时钟频率为100KHz的标准模式；时钟频率为400KHz的快速模式；时钟频率为3.4MHz的高速模式；所述特定状况是指满足所述第二集成芯片复位要求的第二控制信号以控制所述M个第二集成芯片的复位；逻辑控制模块，通过所述I2C总线中串行时钟线与所述中央处理模块连接，及与所述 M个第二集成芯片连接，用于接收所述中央处理模块输出的第二控制信号，将第二控制信号经过逻辑处理后转换成令所述第二集成芯片复位的复位信号；所述第二控制信号为时钟频率小于100KHz的脉冲信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海斐讯数据通信技术有限公司，未经上海斐讯数据通信技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510589969.1/，转载请声明来源钻瓜专利网。
