[发明专利]用于半导体器件的封装及其组装方法有效
| 申请号： | 201510591379.2 | 申请日： | 2015-09-16 |
| 公开（公告）号： | CN105470212B | 公开（公告）日： | 2019-01-01 |
| 发明（设计）人： | C·卡奇雅 | 申请（专利权）人： | 意法半导体（马耳他）有限公司 |
| 主分类号： | H01L23/31 | 分类号： | H01L23/31;H01L21/56;H01L25/065;B81B7/02 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 马耳他*** | 国省代码： | 马耳他;MT |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的各个实施例涉及用于半导体器件的封装及其组装方法。本公开的一个或多个实施例涉及包括堆叠的微机电传感器MEMS裸片和专用集成电路(ASIC)裸片的封装。MEMS裸片和ASIC裸片的较小者堆叠在MEMS裸片和ASIC裸片的较大者上。这两个裸片的较大者可以形成封装的一个或多个尺寸。在一个实施例中，这两个裸片的较大者的底表面形成封装的外表面。就此而言，封装可在另一部件(如板或其他封装)上占据较少的横向空间。 | ||
| 搜索关键词： | 用于 半导体器件 封装 及其 组装 方法 | ||
【主权项】：
1.一种半导体封装，包括：ASIC裸片，包括第一表面和在所述第一表面上的第一接触焊盘；MEMS裸片，包括帽盖和衬底，所述帽盖包括第二表面和第三表面以及在所述第二表面上的第二接触焊盘和第三接触焊盘，所述衬底包括第四表面和第五表面，所述衬底的所述第四表面被耦合至所述帽盖的所述第三表面，所述衬底的所述第五表面被耦合到所述ASIC裸片的所述第一表面；第一导线，所述第一导线具有耦合至所述ASIC裸片的所述第一接触焊盘的第一末端以及耦合至所述帽盖的所述第二接触焊盘的第二末端；导电凸块，耦合至所述帽盖的所述第三接触焊盘；以及模制化合物，在所述ASIC裸片的所述第一表面、所述第一导线、以及所述MEMS裸片之上，所述导电凸块的一部分从所述模制化合物的表面延伸。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体（马耳他）有限公司，未经意法半导体（马耳他）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510591379.2/，转载请声明来源钻瓜专利网。
