[发明专利]随机数生成装置和方法在审
| 申请号： | 201510689294.8 | 申请日： | 2015-10-21 |
| 公开（公告）号： | CN105242903A | 公开（公告）日： | 2016-01-13 |
| 发明（设计）人： | 刘忠志 | 申请（专利权）人： | 昆腾微电子股份有限公司 |
| 主分类号： | G06F7/58 | 分类号： | G06F7/58 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100195 北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种随机数生成装置和方法。该装置包括：可调延迟模块，用于对第一时钟信号进行延迟，生成n个第二时钟信号，在控制信号的控制下对n个第二时钟信号的延迟进行调整；存储模块，包括n级存储单元，n级存储单元包括第1级存储单元、中间级存储单元和第n级存储单元；同步逻辑模块，用于对n级存储单元的输出进行同步；延迟控制逻辑模块，用于根据n级存储单元的稳定的输出，生成控制信号，生成并输出真随机数。本发明用以提高触发器的输出发生亚稳态的可能性，实现根据触发器输出端的亚稳态生成真随机数，且不用采用专门的时钟产生异步输入信号，降低芯片的复杂度。 | ||
| 搜索关键词： | 随机数 生成 装置 方法 | ||
【主权项】：
一种随机数生成装置，其特征在于，包括：可调延迟模块，用于对第一时钟信号进行延迟，生成n个第二时钟信号，在控制信号的控制下对所述n个第二时钟信号的延迟进行调整，其中，所述n个第二时钟信号相对于所述第一时钟信号的延迟依次增大，n为大于或等于3的自然数；存储模块，包括n级存储单元，所述n级存储单元包括第1级存储单元、中间级存储单元和第n级存储单元，所述n个第二时钟信号和第三时钟信号分别作为所述n级存储单元的输入信号和时钟信号，使得所述第1级存储单元和所述第n级存储单元的输出为正常状态，所述中间级存储单元中至少有一级存储单元的输出为亚稳态，所述第一时钟信号与所述第三时钟信号为同步信号；同步逻辑模块，用于对所述n级存储单元的输出进行同步，以便得到所述n级存储单元的稳定的输出，消除所述亚稳态；延迟控制逻辑模块，用于根据所述n级存储单元的稳定的输出，生成所述控制信号，生成并输出真随机数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于昆腾微电子股份有限公司，未经昆腾微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510689294.8/，转载请声明来源钻瓜专利网。
