[发明专利]一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构

摘要

一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构。本发明针对超深亚微米尤其是宇航用SRAM型FPGA的IO接口电路的静电放电防护，提出一种双阵列孔静电放电防护版图结构，由两个MOS型晶体管构成标准单元，该结构在晶体管的漏区使用双阵列孔，解决了当IO接口电路满足设计性能时，传统的标准静电放电防护结构因电流通行能力无法满足晶体管设计要求的问题，实现了静电放电防护与IO接口电路之间的合理匹配，增加了静电放电防护能力，同时减少了静电放电防护器件所占用的版图面积。

主权项

一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构，其特征在于，由两个MOS型晶体管构成标准单元，标准单元包括阱区(211)，在阱区(211)内设置第一源区(206)、第二源区(207)、漏区(205)、将第二源区(207)和漏区(205)分隔开的第二栅极(209)以及将第一源区(206)和漏区(205)分隔开的第一栅极(210)，在第一源区(206)、第二源区(207)两侧分别设置与其不接触的第一阱区接触(208)、第二阱区接触(218)，在漏区(205)内设置第一漏区接触孔(212)、第二漏区接触孔(213)以增大静电泄放电流能力，在第一源区(206)、第二源区(207)内分别设置第一源区接触孔(214)、第二源区接触孔(215)，在第一阱区接触(208)、第二阱区接触(218)内分别设置第一阱区接触孔(216)、第二阱区接触孔(217)，第一源区(206)、第二源区(207)、第一阱区接触(208)、第二阱区接触(218)均与地轨线或电源轨线连接，漏区(205)与版图结构外侧压焊点连接。