[发明专利]降低功放记忆效应的电路、功放输出电路及功放有效
| 申请号： | 201510802496.9 | 申请日： | 2015-11-18 |
| 公开（公告）号： | CN106712732B | 公开（公告）日： | 2020-04-28 |
| 发明（设计）人： | 王强;王彦辉;张希坤;韦前华 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | H03F1/56 | 分类号： | H03F1/56;H03F3/20 |
| 代理公司： | 北京中博世达专利商标代理有限公司 11274 | 代理人： | 申健 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供一种降低功放记忆效应的电路、功放输出电路及功放，能够在降低功放记忆效应的同时，控制功放的谐波阻抗处于最优范围。该降低功放记忆效应的电路包括第一微带线、第二微带线、第一电容以及第二电容；其中，第一微带线的一端与第二微带线的一端连接，第一电容的一端与第一微带线的一端连接，第一电容的另一端接地，第二电容的一端与第二微带线的另一端连接，第二电容的另一端接地，第一电容对功放的基波阻抗和功放的包络阻抗呈开路状态，第二电容对功放的包络阻抗呈短路状态。 | ||
| 搜索关键词： | 降低 功放 记忆 效应 电路 输出 | ||
【主权项】：
一种降低功放记忆效应的电路，应用于功放，其特征在于，所述电路包括：第一微带线、第二微带线、第一电容以及第二电容；所述第一微带线的一端与所述第二微带线的一端连接，所述第一电容的一端与所述第一微带线的一端连接，所述第一电容的另一端接地，所述第二电容的一端与所述第二微带线的另一端连接，所述第二电容的另一端接地，所述第一电容对所述功放的基波阻抗和所述功放的包络阻抗呈开路状态，所述第二电容对所述包络阻抗呈短路状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510802496.9/，转载请声明来源钻瓜专利网。
