[发明专利]具有掺杂的外延区域的半导体器件及其制造方法

摘要

本发明涉及一种具有掺杂的外延区域的半导体器件及其制造方法。本发明的实施例描述了半导体器件上的外延区域。在一个实施例中，通过循环的沉积‑蚀刻工艺来在衬底上沉积所述外延区域。用外延帽层来回填在循环的沉积‑蚀刻工艺期间在间隔体下方产生的空腔。所述外延区域和外延帽层改善了沟道区域的电子迁移率，减小了短沟道效应并降低了寄生电阻。

主权项

一种形成半导体器件的方法，包括：提供具有栅极电极的衬底以及形成在所述栅极电极的相对的侧壁上的第一间隔体和第二间隔体；蚀刻所述衬底，以形成凹陷的源极界面和凹陷的漏极界面，并且在所述第一间隔体的底表面与所述凹陷的源极界面之间形成源极外延‑尖端空腔，在所述第二间隔体的底表面与所述凹陷的漏极界面之间形成漏极外延‑尖端空腔；通过将所述衬底暴露于包括蚀刻剂气体的前驱物，而在所述凹陷的源极界面上选择性地沉积第一外延层，并且在所述凹陷的漏极界面上选择性地沉积第二外延层，其中所述第一外延层的沉积在所述源极外延‑尖端空腔内的部分形成源极外延‑尖端区域，并且所述第二外延层的沉积在所述漏极外延‑尖端空腔内的部分形成漏极外延‑尖端区域。