[发明专利]基于ZYNQ的AXIS-FIFO桥电路及利用该电路进行数据传输的方法在审
| 申请号： | 201510890612.7 | 申请日： | 2015-12-08 |
| 公开（公告）号： | CN105550133A | 公开（公告）日： | 2016-05-04 |
| 发明（设计）人： | 杨硕;周津;杨阳 | 申请（专利权）人： | 天津津航计算技术研究所 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38;G06F13/28 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 300308 天津*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于ZYNQ的AXIS-FIFO桥电路及利用该电路进行数据传输的方法，属于FPGA设计技术领域。本发明的创新之处在于在剖析AXIS接口协议和FIFO接口协议的基础上，将AXIS接口协议通过精简的电路转换为FIFO接口协议，并通过加入FWFT FIFO控制技术实现了接口读或写操作时协议转换的零延迟效果，提供了VIVADO开发软件没有提供的IP功能。方便用户专心于用户IP的开发，免去接口协议的设计精力的花费和重复性工作。 | ||
| 搜索关键词： | 基于 zynq axis fifo 电路 利用 进行 数据传输 方法 | ||
【主权项】：
一种基于ZYNQ的AXIS‑FIFO桥电路，其特征在于，包括ZYNQ处理器、DDR2芯片、DMA控制器和AXIS‑FIFO桥电路；所述ZYNQ处理器包括ARM处理系统和AXI接口控制器，连接DDR2芯片和DMA控制器，用于控制DMA控制器和DDR2芯片进行数据存取交互；所述DDR2芯片连接ZYNQ处理器，用于完成与ZYNQ处理器的数据交互；所述DMA控制器连接ZYNQ处理器和AXIS‑FIFO桥电路，通过AXI_1ITE接口接收ZYNQ处理器的命令，通过AXI接口完成与ZYNQ处理器的数据交互，通过AXIS接口完成与AXIS‑FIFO桥电路的数据交互；所述AXIS‑FIFO桥电路连接DMA控制器的IP与FIFO接口的用户IP，用于完成AXIS与FIFO接口协议转换。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津津航计算技术研究所，未经天津津航计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510890612.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种无线串口透传系统
- 下一篇：一种基于NVDIMM的掉电保护系统与方法
