[发明专利]用于沟槽的原位掺杂的多晶硅填充料在审
| 申请号： | 201510923463.X | 申请日： | 2015-12-14 |
| 公开（公告）号： | CN105702716A | 公开（公告）日： | 2016-06-22 |
| 发明（设计）人： | B·斯里尼瓦桑;K·Q·勒;C·怀特;S·科威查罗恩库尔;A·诺里斯;B·J·费舍尔 | 申请（专利权）人： | 德克萨斯仪器股份有限公司 |
| 主分类号： | H01L29/45 | 分类号： | H01L29/45;H01L21/285 |
| 代理公司： | 北京纪凯知识产权代理有限公司 11245 | 代理人： | 赵蓉民;孙娜燕 |
| 地址： | 美国德*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于沟槽的原位掺杂的多晶硅填充料。一种制造集成电路(IC)的方法(100)包括在半导体衬底中刻蚀(101)沟槽，所述沟槽具有≥5的纵横比(AR)和≥10μm的沟槽深度。沿着沟槽的壁形成(102)电介质内衬以形成电介质为内衬的沟槽。将原位掺杂的多晶硅沉积(104)到沟槽中以形成电介质为内衬、填充多晶硅的沟槽，该沟槽具有掺杂的多晶硅填充料在其中。在完成制造IC之后，掺杂的多晶硅填充料基本上是无孔的多晶硅并具有≤100ohms/sq的25℃的薄层电阻。该方法能够包括在沉积多晶硅之前在电介质内衬的底部刻蚀(103)开口，以提供到半导体衬底的欧姆接触。 | ||
| 搜索关键词： | 用于 沟槽 原位 掺杂 多晶 填充 | ||
【主权项】：
一种制造集成电路即IC的方法，所述方法包括：在半导体衬底中刻蚀沟槽，所述沟槽具有大于或等于5的纵横比即AR≥5和大于或等于10μm的沟槽深度；沿着所述沟槽的壁形成电介质内衬以形成电介质为内衬的沟槽，以及将原位掺杂的多晶硅沉积到所述沟槽中以形成电介质为内衬、填充多晶硅的沟槽，即多晶硅填充的沟槽，所述沟槽具有掺杂的多晶硅填充料在其中，其中，在完成所述制造所述IC之后，所述掺杂的多晶硅填充料基本上是无孔的多晶硅并具有小于或等于100欧姆/平方的25℃的薄层电阻。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司，未经德克萨斯仪器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510923463.X/，转载请声明来源钻瓜专利网。
- 上一篇：基于慕课教学环境的计算机教学平台
- 下一篇：仓储及物流管理系统
- 同类专利
- 专利分类
