[发明专利]一种1394总线多通道流数据并行拆包方法

摘要

本发明涉及一种1394总线多通道流数据并行拆包方法，给多个通道发送的不同流数据可由硬件逻辑并行完成拆包操作，硬件逻辑从每个发送周期开始调度配置表，若在该条流数据M的某个分包n的发送偏移时刻已将该分包n搬移至硬件逻辑内部的数据发送缓冲(n)中，则硬件逻辑将该分包n数据封装并发送到1394总线上，完成本条流数据分包n的发送，并将本条流数据M分包的发送个数计数器TX Strem split cntM增“1”。本发明在满足SAEAS5643协议对1394总线预分配带宽的基础上，又不额外占用处理器资源，可实现1394总线上流数据包按照配置带宽在不同通道上并行发送。

主权项

一种1394总线多通道流数据并行拆包方法，其特征在于：包括以下步骤：步骤1：驱动层软件初始化时配置流数据发送配置表，按照发送目的通道号分配每条流数据在每个发送周期内可发送的分包个数N，以及每个的消息ID号、发送偏移时刻、发送缓冲区首地址信息；步骤2：驱动层软件将待发送流数据按照发送目的通道号，存入分配的流数据发送缓冲区，并将本条流数据需要拆分的分包总数通知硬件逻辑，启动本条流数据发送；步骤3：流数据源地址运算单元根据每条流数据M在一个发送周期内可发送的分包(0、1、…、n、…、N)，设计已发送周期个数计数器Strem_STOF_cntM[n]，所述已发送周期个数计数器初始值为“1”，每完成一次分包发送该计数器增“1”；步骤4：流数据源地址运算单元根据“本条流数据发送缓冲区首地址+Strem_STOF_cntM[n]*n*分包负载大小”的计算方法，获取该分包应携带的负载位于主存中的位置，通知主机接口DMA控制接口从该位置取出对应负载信息，并保存至硬件逻辑内部的对应数据发送缓冲区中(0、1、…、n、…、N)；步骤5：硬件逻辑从每个发送周期开始调度配置表，若在该条流数据M的某个分包n的发送偏移时刻已将该分包n搬移至硬件逻辑内部的数据发送缓冲(n)中，则硬件逻辑将该分包n数据封装并发送到1394总线上，完成本条流数据分包n的发送，并将本条流数据M分包的发送个数计数器TX_Strem_split_cntM增“1”，否则继续启动本条流数据M的分包(n+1)发送，在下个发送周期的分包n的发送偏移时刻再启动该分包发送；步骤6：判断本条流数据M分包的发送个数计数值与本条流数据需要拆分的分包总数是否相等，不相等则返回步骤4，相等则转入步骤7；步骤7：将已发送周期个数计数器Strem_STOF_cntM[n]复位为“1”，该条流数据M发送完成标识置位，通知上层软件本条流数据发送完成。