[发明专利]射频MOS器件的建模方法及测试结构

摘要

本发明提供了一种射频MOS器件的建模方法及测试结构，借助辅助测试结构表征现有去嵌方法无法去除的寄生元件值，并使用这些寄生元件值对得到的MOS器件测试结构原始模型进行修正，从而完整地去除MOS器件测试结构带来的寄生因素，实现将MOS器件的去嵌平面由第一互连金属层的金属层平面推进到多晶硅/有源区(PA)平面，得到本征MOS器件的模型。本发明将MOS器件之外的寄生因素全部分离，即可分别得到器件本征模型与后道寄生模型，对不同尺寸的MOS器件，有利于构建物理基可伸缩的MOS器件模型，并且可以利用业界成熟的后道互连建模方案提高后道模型的精度，使得在选择器件时脱离了测试结构的限制，从而提高了器件选型和版图优化的灵活性。

主权项

1.一种用于射频MOS器件建模的辅助器件测试结构，其特征在于，所述辅助器件测试结构包括：本征辅助器件、位于所述本征辅助器件上的多层互连层、以及引出极；所述本征辅助器件包括半导体衬底，位于所述半导体衬底上的浅沟槽隔离结构，位于所述浅沟槽隔离结构表面的栅极，以及位于所述栅极两侧的所述浅沟槽隔离结构中的假源区和假漏区，所述假源区和所述假漏区之间短接；所述互连层位于所述浅沟槽隔离结构表面且在所述栅极两侧，每层所述互连层包括金属层和通孔，其中，通孔位于所述假源区上、所述假漏区上和所述栅极上；所述引出极包括在所述互连层上的栅极引出极、由栅极构成的多个栅极叉指、源漏引出极、以及源漏引出极的多个叉指；所述栅极引出极位于所述栅极叉指上的通孔上，所述源漏引出极的叉指位于所述假源区和所述假漏区上的通孔上。