[发明专利]一种基于FPGA芯片的进位链工艺映射方法有效
| 申请号： | 201511018760.6 | 申请日： | 2015-12-29 |
| 公开（公告）号： | CN106934079B | 公开（公告）日： | 2020-04-07 |
| 发明（设计）人： | 耿嘉 | 申请（专利权）人： | 京微雅格（北京）科技有限公司 |
| 主分类号： | G06F30/30 | 分类号： | G06F30/30 |
| 代理公司： | 北京亿腾知识产权代理事务所(普通合伙) 11309 | 代理人： | 陈霁 |
| 地址： | 100176 北京市大兴区经济技术开发*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于FPGA芯片的进位链工艺映射方法，该方法包括以下步骤：获取全部算数运算宏模块；针对全部算数运算宏模块分别进行消耗值估算，以及根据每个算数运算宏模块的消耗值对全部算数运算宏模块进行排序；计算FPGA芯片上可用的进位链余量；估算消耗值最大的算数运算宏模块的进位链使用量；将FPGA芯片上可用的进位链余量与所述消耗值最大的算数运算宏模块的进位链使用量进行比较，如果消耗值最大的算数运算宏模块的进位链使用量不大于FPGA芯片上可用的进位链余量，则消耗值最大的算数运算宏模块使用进位链的方式进行映射。本发明可以动态决定算数运算宏模块是否采用进位链进行工艺映射，更好的满足了FPGA芯片的设计要求。 | ||
| 搜索关键词： | 一种 基于 fpga 芯片 进位 工艺 映射 方法 | ||
【主权项】：
一种基于FPGA芯片的进位链工艺映射方法，其特征在于，包括以下步骤：获取全部算数运算宏模块；针对所述全部算数运算宏模块分别进行消耗值估算，以及根据每个算数运算宏模块的消耗值对所述全部算数运算宏模块进行排序；计算FPGA芯片上可用的进位链余量；估算消耗值最大的算数运算宏模块的进位链使用量；将所述FPGA芯片上可用的进位链余量与所述消耗值最大的算数运算宏模块的进位链使用量进行比较，如果所述消耗值最大的算数运算宏模块的进位链使用量不大于所述FPGA芯片上可用的进位链余量，则所述消耗值最大的算数运算宏模块使用进位链的方式进行映射。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京微雅格（北京）科技有限公司，未经京微雅格（北京）科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201511018760.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种地铁用新型嵌入式轨道系统
- 下一篇：一种地铁用嵌入式无砟轨道板
