[发明专利]一种SoC芯片中I/Q解调时钟电路

摘要

本发明公开了一种SoC芯片中I/Q解调时钟电路，包括有I时钟产生电路、延时模块和计数器与控制电路模块，所述延时模块包括有多组支路开关和延时单元，所述I时钟产生电路的输出端通过支路开关连接至延时单元，所述多组延时单元依次串联并输出至计数器与控制电路模块的输入端，所述计数器与控制电路模块的输出端分别与多组支路开关控制端连接。本发明采用支路开关降低电路运行功耗，利用延时模块调整相位，因此该电路结构无需提高工作频率和添加相位校正模块，且无带宽限制，电路结构简单且能通过模块复用、冗余部分裁剪等方法对电路进行精简和优化，降低芯片实现成本。本发明作为一种SoC芯片中I/Q解调时钟电路和方法可广泛应用于电子电路领域。

主权项

1.一种SoC芯片中I/Q解调时钟电路，其特征在于：包括有I时钟产生电路、延时模块和计数器与控制电路模块，所述延时模块包括有多组延时支路，所述延时支路包括有支路开关和延时单元，所述I时钟产生电路的输出端通过支路开关连接至延时单元，所述多组延时支路中的延时单元依次串联，所述多组延时支路中的最后一组延时支路的延时单元输出端连接至计数器与控制电路模块的输入端，所述计数器与控制电路模块的输出端分别与多组延时支路的支路开关控制端连接；所述计数器与控制电路模块包括有：寄存器，用于存储控制信息；计数器，用于对处于工作状态的延时单元的个数进行计数；延时模块重置单元，用于重置延时单元的工作状态；相位校正单元，用于控制是否进行相位校正；计数预置单元，用于存储计数器预置值；工作模式控制单元，用于控制延时模块根据计数器预置值工作或根据计数器的计数值进行动态调整。