[实用新型]集成电路有效
| 申请号： | 201520951130.3 | 申请日： | 2015-11-25 |
| 公开（公告）号： | CN205140992U | 公开（公告）日： | 2016-04-06 |
| 发明（设计）人： | S·德努尔梅;P·康德利耶 | 申请（专利权）人： | 意法半导体有限公司 |
| 主分类号： | H01L29/94 | 分类号： | H01L29/94;H01L27/105 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;吕世磊 |
| 地址： | 法国*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及一种集成电路。该集成电路包括具有位于埋设绝缘层(30)上方的半导体薄膜(20n,p)的、绝缘体上硅类型的衬底(10)，包括MOS电容器(C)的一次性可编程类型的至少一个存储器单元，所述MOS电容器具有：包括至少部分地硅化(ZSE1)并且由绝缘横向区域(CI1、CI2、CI4和CI5)侧接的栅极区域(G)的第一电极区域(E1)，位于所述栅极区域(G)和所述半导体薄膜(20n和20p)之间的电介质层(OX)，以及包括位于所述绝缘横向区域(CI1、CI2、CI4和CI5)旁边并至少部分地在电介质层(OX)之下延伸的所述半导体薄膜的硅化区域(ZSE2)的第二电极区域(E2)。 | ||
| 搜索关键词： | 集成电路 | ||
【主权项】：
一种集成电路，其特征在于，包括具有位于埋设绝缘层(30)上方的半导体薄膜(20n,p)的、绝缘体上硅类型的衬底(10)，包括MOS电容器(C)的一次性可编程类型的至少一个存储器单元，所述MOS电容器具有：包括至少部分地硅化(ZSE1)并且由绝缘横向区域(CI1、CI2、CI4和CI5)侧接的栅极区域(G)的第一电极区域(E1)，位于所述栅极区域(G)和所述半导体薄膜(20n和20p)之间的电介质层(OX)，以及包括位于所述绝缘横向区域(CI1、CI2、CI4和CI5)旁边并至少部分地在电介质层(OX)之下延伸的所述半导体薄膜的硅化区域(ZSE2)的第二电极区域(E2)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体有限公司，未经意法半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201520951130.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
