[发明专利]时钟同步

摘要

一种时钟同步电路包括用于生成多个经延迟时钟的多相时钟生成器，每个经延迟时钟具有相对于源时钟的唯一性延迟。该时钟同步电路进一步包括选择电路，其根据相位误差选择经延迟时钟中的一个经延迟时钟以形成本地时钟，该本地时钟被驱动到本地时钟路径中并在该时钟同步电路处被接收作为收到本地时钟。该选择电路通过将收到本地时钟与参考时钟进行比较来确定相位误差。

主权项

一种时钟同步电路，包括：多相时钟生成器，其被配置成从源时钟生成多个经延迟时钟，每个经延迟时钟具有相对于所述源时钟的唯一性延迟；以及选择器电路，其被配置成基于相位误差选择所述经延迟时钟中的一个经延迟时钟，所述选择器电路被进一步配置成将所述经延迟时钟中所选择的所述一个经延迟时钟发射通过时钟路径以从所述时钟路径接收本地时钟，所述选择器电路被进一步配置成将来自时钟路径的所述本地时钟与参考时钟进行比较以确定所述相位误差，并且其中所述选择器电路包括多相检测器，其被配置成将所述本地时钟与所述多个经延迟时钟进行比较以确定第一数字字并将所述参考时钟与所述多个经延迟时钟进行比较以确定第二数字字，并且其中所述多相检测器被进一步配置成比较所述第一数字字和所述第二数字字以确定所述相位误差。