[发明专利]具有低面积、低功率和低设立时间的时钟门控单元有效

专利信息
申请号: 201580071955.9 申请日: 2015-12-16
公开(公告)号: CN107112993B 公开(公告)日: 2020-12-15
发明(设计)人: S·H·拉苏里;S·J·迪棱;A·达塔 申请(专利权)人: 高通股份有限公司
主分类号: H03K19/00 分类号: H03K19/00
代理公司: 上海专利商标事务所有限公司 31100 代理人: 周敏;陈炜
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种CGC包括使能模块(302)和锁存器模块(306)。使能模块(302)具有使能模块输入和使能模块输出。锁存器模块(306)具有锁存器模块输入和锁存器模块输出。该锁存器模块输入包括用于接收时钟的锁存器模块时钟输入以及用于接收使能模块输出的锁存器模块使能输入。该锁存器模块使能输入被耦合到使能模块输出。锁存器模块(306)被配置成基于使能模块输入经由锁存器模块输出来启用和禁用时钟(clk_in)。锁存器模块(306)包括内部使能节点,该内部使能节点为锁存器模块输出。该锁存器模块被配置成根据使能模块输出、内部使能节点和时钟来使该内部使能节点从低转变到高。
搜索关键词: 具有 面积 功率 设立 时间 时钟 门控 单元
【主权项】:
一种时钟门控单元,包括:使能模块,其包括接收使能模块输入并具有使能模块输出的或非门;以及锁存器模块,其具有锁存器模块输入和锁存器模块输出,所述锁存器模块输入包括用于接收时钟的锁存器模块时钟输入和用于接收所述使能模块输出的锁存器模块使能输入,所述锁存器模块使能输入被耦合到所述使能模块输出,所述锁存器模块被配置成基于所述使能模块输入经由所述锁存器模块输出来启用和禁用所述时钟,其中所述锁存器模块包括:第一p型金属氧化物半导体(pMOS)晶体管,其具有第一pMOS晶体管源极、第一pMOS晶体管漏极和第一pMOS晶体管栅极,所述第一pMOS晶体管源极被耦合到第一电压源,所述第一pMOS晶体管漏极被耦合到第一节点;以及第二pMOS晶体管,其具有第二pMOS晶体管源极、第二pMOS晶体管漏极和第二pMOS晶体管栅极,所述第二pMOS晶体管源极被耦合到所述第一节点,所述第二pMOS晶体管漏极被耦合到内部使能节点,所述内部使能节点为所述锁存器模块输出,所述第二pMOS晶体管栅极被耦合到所述使能模块输出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201580071955.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top