[发明专利]混合三栅极和纳米线CMOS器件架构

摘要

描述了混合三栅极和纳米线CMOS器件架构及制造混合三栅极和纳米线CMOS器件架构的方法。例如，半导体结构包括第一导电类型的半导体器件，第一导电类型的半导体器件具有设置在衬底上方的多个竖直堆叠的纳米线。半导体结构还包括与第一导电类型相反的第二导电类型的半导体器件，第二半导体器件具有设置在衬底上方的半导体鳍状物。

主权项

一种半导体结构，包括：第一导电类型的半导体器件，所述第一导电类型的半导体器件包括：设置在衬底上方的多个竖直堆叠的纳米线，所述纳米线中的每一个纳米线包括分离沟道区；第一导电类型的公共栅电极叠层，围绕所述多个竖直堆叠的纳米线的分离沟道区中的每一个；及在所述多个竖直堆叠的纳米线的分离沟道区的任一侧上的第一导电类型的源极区和漏极区；及与所述第一导电类型相反的第二导电类型的半导体器件，所述第二半导体器件包括：设置在所述衬底上方的半导体鳍状物，所述半导体鳍状物具有带有顶表面和侧表面的沟道区；设置在所述半导体鳍状物的沟道区的顶表面和侧表面上的第二导电类型的栅电极叠层；以及在所述半导体鳍状物的沟道区的任一侧上的第二导电类型的源极区和漏极区。