[发明专利]在晶体管隔片下的电阻降低在审
| 申请号： | 201580083366.2 | 申请日： | 2015-09-25 |
| 公开（公告）号： | CN108028279A | 公开（公告）日： | 2018-05-11 |
| 发明（设计）人： | C.E.韦伯;S.莫拉尔卡;R.贾韦里;G.A.格拉斯;S.S.廖;A.S.墨菲 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 李啸;张金金 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了用于在晶体管隔片下的电阻降低的技术。在一些实例中，技术包含降低源极/漏极（S/D）掺杂剂对热循环的暴露，由此降低S/D掺杂剂对周围材料的扩散和损耗。在一些此类实例中，技术包含显示掺杂S/D材料的外延沉积，直到接近晶体管形成工艺流程的结束，由此在工艺流程中的较早期避免热循环。例如，技术可包含用牺牲的S/D材料替换S/D区域（例如要用于晶体管S/D的区域中的原生鳍材料），牺牲的S/D材料然后能被选择性地蚀刻，并在工艺流程中的较后期由高度掺杂的外延S/D材料替换。在一些情况下，选择性蚀刻可通过在牺牲的S/D上的叠置绝缘体材料中形成的S/D接触部沟槽执行。 | ||
| 搜索关键词： | 晶体管 隔片下 电阻 降低 | ||
【主权项】：
1.一种晶体管，包括：衬底；栅极堆叠，包含栅极电介质和栅极电极，所述栅极堆叠定义在所述衬底上方和/或对于所述衬底是原生的沟道；所述栅极堆叠任一侧上的隔片；毗邻所述沟道的源极和漏极（S/D）区域；位于所述衬底上方的绝缘体层；以及金属接触部，电连接到所述S/D区域，所述金属接触部位于所述绝缘体层中的接触部沟槽中；其中所述S/D材料位于所述隔片的至少部分的下方，并延伸到所述接触部沟槽的至少部分中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580083366.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
