[发明专利]一种槽栅功率MOSFET器件

摘要

本发明属于功率半导体技术领域，特别涉及一种槽栅功率MOSFET器件。本发明有以下特点：一、采用横向重掺杂半导体漏区和纵向漏延伸区，从而使器件同时具有VDMOS可并联产生大电流和LDMOS易集成的优点；二、采用分段沟槽栅结构，可以提高沟道密度，节省器件尺寸，从而降低器件的比导通电阻；三、通过半导体体区与横向漂移区形成RESURF结构，可以改善器件的表面电场，提高横向漂移区掺杂浓度，导通状态下，横向漂移区形成低阻通道，显著降低器件的功耗。

主权项

1.一种槽栅功率MOSFET器件，包括从下至上依次层叠设置的第二导电类型半导体衬底(1)、第一导电类型重掺杂半导体漏区(31)、第一导电类型半导体有源层(2)和第二导电类型半导体体区(4)；所述第二导电类型半导体体区(4)中具有栅极结构和第一导电类型半导体漂移区(7)；所述第一导电类型半导体漂移区(7)位于栅极结构的两侧；所述第二导电类型半导体体区(4)的两侧还具有第一导电类型重掺杂半导体漏延伸区(32)，所述第一导电类型重掺杂半导体漏延伸区(32)的侧面与第二导电类型半导体体区(4)、第一导电类型半导体漂移区(7)和第一导电类型半导体有源层(2)接触，第一导电类型重掺杂半导体漏延伸区(32)的下表面与第一导电类型重掺杂半导体漏区(31)的上表面接触，第一导电类型重掺杂半导体漏延伸区(32)上表面与漏极金属接触；其特征在于，所述栅极结构包括平面栅结构(11)和沟槽栅结构(10)；所述平面栅结构(11)位于第一导电类型半导体漂移区(7)和沟槽栅结构(10)之间，所述平面栅结构(11)与第一导电类型半导体漂移区(7)接触；所述平面栅结构(11)与沟槽栅结构之间的第二导电类型半导体体区(4)中具有源极结构(12)，所述源极结构(12)与沟槽栅侧面接触；所述沟槽栅结构(10)包括多个沿器件横向方向并列设置的沟槽栅，每个沟槽栅由沟槽栅介质(6)和位于沟槽栅介质(6)中的导电材料(5)构成；所述导电材料(5)的上表面与栅极金属接触，沟槽栅的下端延伸至第一导电类型半导体有源层(2)中；沿器件横向方向，相邻沟槽栅之间具有沟槽栅源极结构(14)；所述源极结构(12)由源极金属、第二导电类型的重掺杂半导体体接触区(9)及位于第二导电类型的重掺杂半导体体接触区(9)两侧的第一导电类型的重掺杂半导体源区(8)构成，所述源极金属位于第二导电类型的重掺杂半导体体接触区(9)和第一导电类型的重掺杂半导体源区(8)的上表面；所述沟槽栅沿器件纵向方向分为多段，沟槽栅的上端位于第一导电类型的重掺杂半导体源区(8)中，所述源极结构(12)由第一导电类型的重掺杂半导体源区(8)构成，所述纵向方向是指与器件垂直方向和器件横向方向构成空间三维直角坐标系的第三维度方向。