[发明专利]半导体器件的形成方法

摘要

一种半导体器件的形成方法，包括：在逻辑栅极膜表面形成第二介质层；去除存储区以及隔离区的第二介质层；去除存储区的逻辑栅极膜以及第一介质层顶部的逻辑栅极膜，保留第二隔离区的逻辑栅极膜；去除第一介质层和第二介质层，在第二隔离区的逻辑栅极膜顶部和侧壁表面、第一隔离区表面、存储栅极膜表面、以及部分逻辑区的逻辑栅极膜顶部表面形成图形化掩膜层；以图形化掩膜层为掩膜，刻蚀逻辑区的逻辑栅极膜直至暴露出逻辑区基底表面，形成逻辑栅极结构，在形成逻辑栅极结构后，第二隔离区剩余逻辑栅极膜为支撑栅结构，第二隔离区的图形化掩膜层覆盖支撑栅结构表面；去除图形化掩膜层。本发明中避免或减少了脱落源，从而提高半导体器件的生产良率。

主权项

1.一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底包括存储区、逻辑区、以及位于存储区和逻辑区之间的隔离区，所述隔离区包括与存储区相邻接的第一隔离区、以及与逻辑区相邻接的第二隔离区，所述存储区基底表面形成有存储栅极膜、以及位于存储栅极膜表面的第一介质层，所述第一介质层还位于第一隔离区表面且暴露出第二隔离区表面；形成覆盖所述第一介质层表面、第二隔离区表面、以及逻辑区基底表面的逻辑栅极膜；在所述逻辑栅极膜表面形成第二介质层；去除所述存储区以及隔离区的第二介质层，保留逻辑区的逻辑栅极膜表面的第二介质层；去除所述存储区的逻辑栅极膜以及第一介质层顶部表面的逻辑栅极膜，保留第二隔离区的逻辑栅极膜；去除所述第一介质层和第二介质层；在所述第二隔离区的逻辑栅极膜顶部和侧壁表面、第一隔离区表面、存储栅极膜表面、以及部分逻辑区的逻辑栅极膜顶部表面形成图形化掩膜层；以所述图形化掩膜层为掩膜，刻蚀逻辑区的逻辑栅极膜直至暴露出逻辑区基底表面，形成逻辑栅极结构，且在形成逻辑栅极结构后，第二隔离区剩余逻辑栅极膜为支撑栅结构，第二隔离区的图形化掩膜层覆盖支撑栅结构表面；去除所述图形化掩膜层；所述图形化掩膜层覆盖第二隔离区的部分逻辑栅极膜顶部时，在平行于存储区指向逻辑区的方向上，位于第二隔离区的逻辑栅极膜顶部的图形化掩膜层的宽度范围为大于最小特征尺寸。