[发明专利]基于精细调相的建立保持时间测试系统和方法在审
| 申请号： | 201610100844.2 | 申请日： | 2016-02-24 |
| 公开（公告）号： | CN105759195A | 公开（公告）日： | 2016-07-13 |
| 发明（设计）人： | 王健;肖爰龙;来金梅 | 申请（专利权）人： | 复旦大学 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 上海正旦专利代理有限公司 31200 | 代理人： | 陆飞;盛志范 |
| 地址： | 200433 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于集成电路技术领域，具体为基于精细调相的建立保持时间测试系统和方法。本发明利用锁相环的精细调相功能，用两个相位可调的时钟信号，进行建立保持时间的测试。首先，通过锁相环的精细调相功能，产生两个相位差可调的时钟信号；通过时钟网络，将两个时钟信号分别接到待测模块的待测信号端和时钟端；不断地改变两个时钟信号的相位差，测出待测信号的建立保持时间。本发明只需要一个具有相位可调功能的锁相环，外加可以到达待测模块端口的时钟网络通道，就可以完成对芯片内待测信号的建立保持时间的测试，在FPGA芯片电参数测试、ASIC芯片电参数测试等方面具有很好的应用价值。本发明具有测试成本低、抗干扰性强、可移植性好、通用性强等特点。 | ||
| 搜索关键词： | 基于 精细 调相 建立 保持 时间 测试 系统 方法 | ||
【主权项】：
基于精细调相的建立保持时间测试系统，其特征在于，包括：精细调相模块、时钟网络、待测电路模块、仲裁电路模块和控制电路模块；其中，所述精细调相模块用于产生相位差可调的两个信号即信号1和信号2；两个信号通过时钟网络接到芯片中任意待测电路模块；待测电路模块的输出响应接到仲裁电路模块中；仲裁电路模块对输出响应进行处理，以确定测试的结果；控制电路模块用于控制精细调相模块、待测电路模块、仲裁电路模块的协调工作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于复旦大学，未经复旦大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610100844.2/，转载请声明来源钻瓜专利网。
