[发明专利]一种阵列基板及其制备方法、显示面板、显示装置

摘要

本发明实施例提供了一种阵列基板及其制备方法、显示面板、显示装置，涉及显示技术领域，可减少高开口率的像素设计中公共电极线与数据线交叠处与像素电极区域的高度差，改善Zara不良。该制备方法包括：形成第一金属走线、层间绝缘层、第二金属走线、形成保护层；第二金属走线平行于第一金属走线，且与第一金属走线有重叠；第一、第二金属走线互为公共电极线与数据线；对层间绝缘层至少对应于第一区域的部分进行减薄处理，且对除第二、第三区域之外的部分不进行减薄处理；和/或，对保护层至少对应于第一区域的部分进行减薄处理，且对除第二、第三区域之外的部分不进行减薄处理。用于阵列基板及包括该阵列基板的显示面板、显示装置的制备。

主权项

1.一种阵列基板的制备方法，所述制备方法包括：在衬底基板上方形成第一金属走线；形成覆盖所述第一金属走线的层间绝缘层；在所述层间绝缘层上形成第二金属走线；所述第二金属走线平行于所述第一金属走线，且与所述第一金属走线有重叠；所述第一金属走线与所述第二金属走线相重叠的区域为第一区域，所述第一金属走线除所述第一区域之外的区域为第二区域，所述第二金属走线除所述第一区域之外的区域为第三区域；形成覆盖所述第二金属走线的保护层；其特征在于，所述第一金属走线与所述第二金属走线互为公共电极线与数据线；所述制备方法还包括：对所述层间绝缘层至少对应于所述第一区域的部分进行减薄处理，且对除所述第二区域和所述第三区域之外的部分不进行减薄处理；和/或，对所述保护层至少对应于所述第一区域的部分进行减薄处理，且对除所述第二区域和所述第三区域之外的部分不进行减薄处理；其中，对所述层间绝缘层对应于所述第一区域、所述第二区域以及所述第三区域的部分进行减薄处理。