[发明专利]一种集成电路T型孔的干法刻蚀制备方法在审
| 申请号： | 201610233942.3 | 申请日： | 2016-04-16 |
| 公开（公告）号： | CN105742178A | 公开（公告）日： | 2016-07-06 |
| 发明（设计）人： | 张龙;徐海飞;王秋建 | 申请（专利权）人： | 扬州国宇电子有限公司 |
| 主分类号： | H01L21/311 | 分类号： | H01L21/311;G03F7/36 |
| 代理公司： | 苏州润桐嘉业知识产权代理有限公司 32261 | 代理人： | 胡思棉 |
| 地址： | 225101 江苏省扬*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种集成电路T型孔的干法刻蚀制备方法，步骤如下：1）制作细孔刻蚀窗口，在用于金属互连的隔离介质层上一次光刻，制作出细孔刻蚀窗口；2）一次刻蚀，采用各向异性等离子体干法刻蚀工艺进行细孔一次刻蚀，一次刻蚀后的细孔深度小于所述隔离介质层厚度，所述隔离介质层厚度与一次刻蚀后的细孔深度之差等于T型孔大孔的厚度；3）制作大孔刻蚀窗口，采用等离子体干法去胶工艺去胶形成大孔刻蚀窗口；4)二次刻蚀，采用与步骤2）相同的刻蚀工艺，二次刻蚀时间比一次刻蚀时间短；5）去胶，采用等离子体干法去胶工艺去除光刻胶。该制备方法简单，仅需使用一台刻蚀设备即可完成T型孔刻蚀，降低了生产成本。 | ||
| 搜索关键词： | 一种 集成电路 刻蚀 制备 方法 | ||
【主权项】：
一种集成电路T型孔的干法刻蚀制备方法，步骤如下：1）制作细孔刻蚀窗口，在用于金属互连的隔离介质层上进行一次光刻，制作出细孔刻蚀窗口；2）一次刻蚀，采用各向异性等离子体干法刻蚀工艺进行细孔一次刻蚀，一次刻蚀后的细孔深度小于所述隔离介质层厚度，所述隔离介质层厚度与一次刻蚀后的细孔深度之差等于T型孔大孔的厚度；3）制作大孔刻蚀窗口，采用等离子体干法去胶工艺去除刻蚀出的细孔上方周围的光刻胶，形成大孔刻蚀窗口；4)二次刻蚀，采用与步骤2）相同的刻蚀工艺进行二次刻蚀，二次刻蚀时间比一次刻蚀时间短，刻蚀制作出大孔及最终与大孔相连的细孔，二次刻蚀后的所述细孔深度等于或大于所述隔离介质层厚度；5）去胶，采用等离子体干法去胶工艺去除光刻胶。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于扬州国宇电子有限公司，未经扬州国宇电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610233942.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
