[发明专利]非易失性半导体存储装置有效
| 申请号： | 201610239932.0 | 申请日： | 2016-04-18 |
| 公开（公告）号： | CN107305786B | 公开（公告）日： | 2020-06-09 |
| 发明（设计）人： | 山内一贵;须藤直昭 | 申请（专利权）人： | 华邦电子股份有限公司 |
| 主分类号： | G11C16/34 | 分类号： | G11C16/34;G11C29/42 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 马雯雯;臧建明 |
| 地址： | 中国台湾台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种非易失性半导体存储装置。用于判定疑似合格的判定电路(200)经由配线(PB_UP)、配线(PB_MG)、配线(PB_DIS)而与多个页面缓冲器/读出电路(170)连接。页面缓冲器/读出电路(170)包含当编程校验为不合格时，经由晶体管(Q1)流动基准电流(Iref)的晶体管(Q2)。判定电路(200)包含比较器(CMP)，对比较器(CMP)的其中一个输入端子供给配线(PB_UP)的电压，对另一个输入端子供给基准电压(Vref)。基准电压(Vref)由与判定疑似合格的不合格位数(N)相应的数量的基准电流(Iref*N)生成。本发明不仅可全部位判定，还可进行疑似合格的判定。 | ||
| 搜索关键词： | 非易失性 半导体 存储 装置 | ||
【主权项】：
一种非易失性半导体存储装置，其特征在于，包括：存储器阵列；多个数据保持电路，所述多个数据保持电路中，各所述数据保持电路包含经由位线连接于所述存储器阵列且在选择页面保持应编程的数据的电路、及在编程校验时输出校验的合格与否的输出电路；以及判定电路，连接于所述多个数据保持电路的各所述输出电路，判定所述多个数据保持电路的校验结果是否为所容许的不合格位数，所述判定电路包括：第一电路，生成与所述多个数据保持电路的校验的合格与否相应的检测电压；第二电路，生成基准电压；及比较电路，比较所述检测电压与所述基准电压，所述比较电路输出表示由所述多个数据保持部件所得的校验结果是否为所述所容许的不合格位数的信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司，未经华邦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610239932.0/，转载请声明来源钻瓜专利网。
